CEVA推出MUST™多内核系统技术 为CEVA-XC DSP架构框架增添矢量浮点功能 技术, 框架, 分析师

520503

CEVA公司发布一系列先进处理器和多内核技术，进一步提升用于包括无线终端、室外小型基站(small cell)、接入点、城区(Metro)和宏基站等高性能无线应用的CEVA-XC DSP架构框架。新提升特性包括：全面的多内核特性、高吞吐量矢量浮点处理和一整套提供高功率效率硬件-软件区分的协处理器引擎。CEVA与领先的OEM厂商、无线半导体厂商和IP合作伙伴密切合作，一起定义和优化这些技术。
市场分析机构The Linley Group高级分析师J. Scott Gardner评论道：“除了在无线基带设计中提升性能并降低成本和功耗外， CEVA-XC架构新的提升为SoC设计人员提供了在多内核设计中开发和优化高速数据流的全面环境。而且，使用ARM最新的互连和一致性协议，以及先进的自动数据通信管理器和动态调度(dynamic scheduling)软件框架，使得CEVA成为现今唯一能够支持如此广泛基于DSP的多内核SoC的DSP授权许可厂商。结合矢量浮点支持和广泛的协处理器引擎，CEVA-XC架构框架含括了用于广泛的用户设备和基础设施应用的所有基本DSP平台组件。”
MUST™ - 先进多内核系统技术
CEVA的MUST™是基于高速缓存的多内核系统技术，带有先进的高速缓存一致性、资源共享和数据管理支持。最初用于CEVA-XC，MUST™支持在对称的多处理或非对称的多处理系统架构中集成多个CEVA-XC DSP内核，以及广泛的多内核DSP处理专用技术。这些技术包括：
· 使用共享任务库的动态调度
· 通过软件定义的基于硬件事件调度
· 任务和数据驱动共享资源管理
· 带有完全高速缓存一致性的先进存储器层次结构支持
· 无软件干涉的先进自动控制数据通信管理，以及
· 基于任务评价(task-awareness)的专用优先区分方案
为了推动包含ARM®处理器和多个CEVA DSP的先进多内核SoC的开发，CEVA已经增加了用于ARM AXI4互连协议和AMBA 4 ACE高速缓存一致性扩展的广泛CEVA-XC架构框架支持。这显著简化了SoC设计的软件开发和调试过程，同时减小软件高速缓存管理开支以及处理器周期和外部存储器带宽。这样的好处是在SoC中的处理器之间形成更紧密的集成，从而提升整个系统的能效和性能。
完全支持矢量浮点处理
LTE-Advanced 和802.11ac标准利用多输入多输出(MIMO)处理，系统利用多个天线来传输和接收数据。为了在处理这些复杂数据流时达到超高精度和最佳性能，除了传统的定点功能之外，CEVA在CEVA-XC矢量处理器单元中增加了浮点处理支持。浮点处理备有完全的矢量组件支持，在每个内核周期中处理多达32个浮点运算，以期满足最严苛的无线基础架构应用的性能要求，除了这些提升，CEVA推出用于高指标MIMO的专用指令集架构(ISA)，包括802.11ac 4x4用例支持，进一步扩展技术领导地位。
用于无线调制解调器的全套超低功耗协处理器
为了进一步优化先进无线系统的低功耗和性能，CEVA推出了一整套紧耦合扩展(tightly-coupled extension, TCE)协处理器单元，这些协处理器满足了调制解调器的功能需求，通过使用与CEVA-XC紧耦合的硬件来实现更高性能，目前CEVA的TCE包括：
· 最大似然MIMO检测器(MLD)
· 3G de-spreader单元
· 带有NCO相位检测的FFT
· DFT
· Viterbi
· HARQ组合，以及
· LLR压缩/解压缩
这些紧耦合扩展采用DSP存储器和协处理器之间独特的自动低延迟数据通信管理来实现，以期最大限度地减少DSP干预，并且实现真正的并行协处理功能。CEVA将这些TCE作为完全集成和优化的调制解调器参考架构的一部分来提供，针对面向用户设备、基础架构和Wi-Fi应用的获授权厂商，旨在降低总体功耗并大幅减少客户的开发成本和上市时间。
CEVA市场营销副总裁Eran Briman评论道：“ 今天推出的一系列用于CEVA-XC的技术将大幅改善面向无线应用的多内核DSP SoC设计的性能、降低功耗、并缩短上市时间。在制订规范过程中，我们与手机和基础架构市场的业界领导厂商密切合作，确保我们的IP超越无线行业所需的严苛规范要求。我们结合MUST多内核系统技术，支持矢量浮点运算，同时全面支持ARM最新互连协议和大型特定功能紧密耦合扩展集，进一步增强了CEVA在通信DSP技术方面无与伦比的领导地位，并且为开发用于LTE-Advanced、Wi-Fi等应用的高性能系统提供了全面的解决方案。”