首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于JTAG的星型扫描接口的设计及其仿真

基于JTAG的星型扫描接口的设计及其仿真

4.2 串型等价扫描的设计及验证
在星型拓扑扫描技术中,提供了一种串型等价扫描的方法,这样既完成了星型扫描功能,又实现了TDO数据的驱动冲突保护。其具体设计过程为:
(1)选择所有的分支;
(2)选择所有分支中的所有CLTAP,并指明标准协议的应用;
(3)选择单一的技术分支,并将状态推进至Run-Test/Idle状态;
(4)使用SSD指令选择技术分支中不参与串型等价扫描的STL,使它们成为闲置组成员(其余的 STL 为扫描组成员);
(5)推进扫描组中的STL的CLTAPC状态移入Pause-xR 状态;
(6)使用SSD来识别一个扫描目标的STL,并对目标STL进行移位扫描,再回到Pause-xR状态,但不经过Update-xR状态,使其他不是闲置组成员的STL成为Pause-xR组成员(这使得被SSD识别的STL成为扫描组唯一的成员);
(7)对技术分支中不是闲置组成员的每一个STL重复步骤(6);
(8)待技术分支中所有非闲置组成员完成扫描移位后,选择技术分支中非闲置组的CLTAPC经过Update-xR状态,并最终回到Pause-xR状态,中间不经过Shift-xR 状态;
(9)重复步骤(6)、(7),完成整个单一技术分支的扫描;
(10)重复步骤(3)至(9),完成所有技术分支的扫描;
(11)将所有的CLTAPC状态同步到ADTAPC的状态,完成串型等价扫描的整个过程。
串型等价扫描的设计流程如图6所示。


串型等价扫描的关键是SSD操作,本文中,以单个TAP.7控制器和CLTAPC为例,对SSD指令的功能仿真验证,结果分别如图7所示。


边界扫描测试技术广泛应用于超大规模集成电路中,测试标准的发展为测试接口设计提出了更高的要求。IEEE 1149.7测试标准中规范的TAP.7接口具有传统TAP.1接口所没有的功能特性,因此对它的研究具有深远意义。本文中设计的支持星型扫描技术的接口是一种基于原有JTAG器件的TAP.1接口,在TAP.1接口上添加相应的逻辑硬件层实现扩展功能的升级接口,在目前基于TAP.1接口的系统级测试中有很好的应用前景。本文中的接口设计方法具有良好的可扩展特性,为以后进一步功能升级奠定基础,从而避免了重复开发所带来的资源浪费,同时对IEEE 1149.7标准规范的系统器件的研究和设计具有很好的参考价值。
返回列表