首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Cyclone LVDS 时钟IO电压问题

中级会员

Rank: 3Rank: 3

UID
108227 
性别
男 
1#
打印
tT
liwenxin201发表于 2006-8-29 12:57 | 只看该作者

Cyclone LVDS 时钟IO电压问题

Cyclone, 时钟, LVDS, 电压

各位请问
请问我用cyclone的PLL，时钟输入是LVDS 方式（及clk0,clk1 接PECL to LVDS） PLL_OUT管脚输出的也是是LVDS信号，，请问需要将他所处的BANK的VCCIO设为何值，2.5V还是3.3V

收藏 分享 评分
不怕困难,勇往直前
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
127291 
性别
男 
2#
notwo发表于 2006-12-17 15:30 | 只看该作者
LVDS是2.5V
回复 引用

TOP

返回列表