首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于FPGA的频率特性测试仪的设计

基于FPGA的频率特性测试仪的设计

在电子测量中,经常需要对电路网络的阻抗特性和传输特性进行测量,其中传输特性包括增益和衰减特性、幅频特性、相频特性等。用来测量这些特性的仪器称为频率特性测试仪,简称扫频仪。目前市场上频率特性测试仪有模拟式和数字式两种,它们都存在体积大、价格贵、操作复杂的缺点,在实际应用中用户很难接受。本文采用了现场可编程门阵列(FPGA)及外围测量电路设计了一种简易便携式的频率特性测试仪,其性能上能满足大部分系统要求的频率响应特性的测量,具有较高的实用价值。

1 系统总体设计
本系统以FPGA以核心,由扫频信号源、测幅电路、测相电路、有效值检测、整形电路、LCD触摸屏等模块构成。系统总体结构框图如图1所示。系统工作时,由扫频信号源输出频率可步进的正弦信号作为被测网络的输入信号,信号经过被测网络一路送到有效值检测电路中进行幅值检测,该幅度值与与扫频信号源输出信号的幅值进行比较,得到该点的幅频响应;另一路信号送到整形电路限幅整形后送至FPGA内部的测相电路进行相位差的测量,将相位差与信号的整个周期进行比较,就可以得到该点的相频响应。



2 系统主要模块设计
2.1 扫频信号源的设计
直接数字式频率合成DDS具有相对带宽高,频率转换时间短,频率分辨率高,及输出相位连续,频率、相位和幅度均可实现程控的优点,扫频信号源选择采用DDS信号源。实现过程如图2所示,将待产生的正弦波数据存入波形存储器中,在时钟信号fclk的控制下,通过由频率控制字M控制的相位累加器输出相位码,将存储于波形存储器中的波形量化采样数据值读出,经D/A转换成模拟信号,再经低通滤波器滤去除D/A转换带来的小台阶和数字电路产生毛刺,获得高精度、高纯度的正弦信号。


输出信号的频率可由公式:fout=(fc/k)/2N×M计算得到,通过改变分频比k及相位累加器步长M可以改变出信号的频率。本设计中取fc=32.768 MHz,分频比k=5,相位累加位数N=16.则频率步进最小值为:

考虑到DDS的输出存在杂散噪声,信号源最大输出频率选定为1 MHz。
数模转换采用TI公司的8位D/A芯片,其转换周期为100 ns;LPF低通滤波器采用凌特公司的1 MHz/500 kHz五阶连续时间低噪声低通椭圆滤器LTC1560-1,电路连接使其工作在截止频率为1 MHz。电路如图3所示。


2.2 幅频特性测量模块
该模块首先对被测网络的输出信号进行峰值检测,检测出来的峰值经A/D转换器量化成数字信号,送入到FPGA内部的测幅电路中完成处理运算得到网络的幅频特性。峰值检测选用LF398构成采样-保持电路,对输入和输出信号进行采样,筛选出峰值并予以保持。A/D转换选用TI公司生产的8位闪速结构数模转换器TLC5510,它采用CMOS工艺制造,可提供最小20 MS/s的采样率。峰值检测及A/D转换电图如图4所示。

3 相频特性测量模块
该模块采用相位一时间转化法。扫频信号经过被测网络只是相位和幅度发生了变化,而频率保持不变。将被测网络的输入输出信号分别通过LM393整形电路变成方波信号,电图如图5所示,将得到的两路方波信号同时送入FPGA测相电路中进行异或运算,运算后产生脉宽为Tx,周期为T的方波,测相电路只要测出Tx/T,相位差的大小也就确定了。



相位的超前与滞后的判断则通过D触发器来完成,将整形后的被测网络的输入信号V1’加到D触发器的D端,将整形后被测网络的输出信号V2’作为触发器的CP信号,若V2’超前V1’,则对应V2’上升沿处,V1’为0,则D触发器输出为0。反之,V2’滞后V1’,则D触发器输出为1。波形如图6所示。

4 LCD触摸屏模块
本系统选用320x240图形点阵液晶显示模块,显示测量得到的电路网络频率特性曲线、汉字、字母、数字、图形等;在液晶显示模块的基础上再增加触摸面板。
使用户更方便地在屏幕上对各参量进行控制,将输入界面和输出界面一体化,使人机界面更加优秀。由于液晶显示控制时序比较复杂,本系统采用FPGA将处理后的数据经过缓存后送入单片机中进行显示控制。控制过程中在界面底层通过程序绘制频率特性直角坐标系,在上方图层绘制一道可以左右移动的屏标。通过按钮(设置为低电平触发中断)控制其移动。将要显示的参数分布显示在屏幕上。

5 系统软件设计
系统软件设计主要由C语言和VHDL语言编写完成,前者主要完成显示控制,后者设计包括监控模块、测试功能管理模块、DDS控制模块、扫频测试模块、数据处理模块等。系统软件主流程如图7所示。

6 测试结果
为了验证该频率特性测试仪的性能,对图8中RC串并联电路进行了测试,显示的频率特性曲线如图9所示。理论计算可得:电路中心频率



7 结语
本系统在完成软硬件设计调试以后,对RC串并联网络进行了幅频特性测试。在测试中,系统工作稳定,较好地显示了测试电路的幅频、相频特性曲线,测量精度高,实时性强;本系统已成功运用FPGA设计了一种结构简单、成本低廉的频率特性测试仪,为以后设计便携式频率特性测试仪提供了参考和依据。
返回列表