首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
消费电子
» 基于STB7100的高清IPTV机顶盒总设计方案
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于STB7100的高清IPTV机顶盒总设计方案
发短消息
加为好友
rise_ming
当前离线
UID
864567
帖子
4448
精华
0
积分
2224
阅读权限
70
在线时间
123 小时
注册时间
2011-12-12
最后登录
2014-8-25
金牌会员
UID
864567
1
#
打印
字体大小:
t
T
rise_ming
发表于 2013-5-1 22:17
|
只看该作者
基于STB7100的高清IPTV机顶盒总设计方案
宽带
,
电视直播
,
盈利前景
,
流媒体
标签:STB7100 I
PTV
引言
IPTV利用计算机或机顶盒+电视作为接收终端,完成的业务包括电视直播、视频点播、时移电视、网络浏览、信息服务、互动游戏,以及未来可扩充的业务[1]。随着宽带用户的增多,以影视服务为主的宽带流媒体服务成为宽带增值业务中的重要服务。与此同时,人们对高质量高清晰影音服务的需求使得高清发展成为必然趋势。因此,高清与IVI'V的结合必将成为当前宽带网络上最具发展潜力、最具盈利前景的热点宽带增值应用之一。
2 IPTV机顶盒总体设计
根据高清IPTV机顶盒所具备的功能,综合考察ST,Broadcom等几大主流IPTV芯片厂商的方案以及目前的市场状况,笔者选择ST公司的STB7100芯片进行设计[2]。该产品是世界上第一个支持H.264/AVC和MPEG一2高清标准的单芯片解决方案,单片集成了高性能多标准的视频解码电路和机顶盒所需的全部功能。STB7100芯片是sTB710x系列中性价比很高的一款产品,在一个单片上集成了STB的所有功能和多标准解码电路,可同时解码多个高清视频流,并把合成的视频输出到2个电视机,或以画中画的形式显示到屏幕上。STB7100芯片提供了整套解决方案,嵌入式操作系统可采用Linux,OS21,WinCE中任一种,为上层的软件开发提供了更大的选择余地。
3 IPTV机顶盒硬件结构设计
根据系统要求制定了硬件结构总体框架图,如图l所示,选用专用的机顶盒解码芯片作为主控CPU,并设计CPU的外围电路和必要的功能电路[3]。本地存储器接口模块(Local Memory Interface,LMI)的32位DDR存储器用于系统运行和音视频数据存储;外部存储器接口模块(External Memory Interface,EMI)提供了对各种外设的支持,包括Flash,ROM和网卡等。其中,网口模块用于完成接收及处理IP数据和音视频流功能;音视频输出模块完成音视频信号的输出功能;电源模块负责芯片及整个系统的供电;外部接口完成CPU对各功能模块的信号传输的控制功能。
3.1机顶盒核心处理芯片STB7100
sTB7100是一款高性能、单芯片集成的音视频解码的媒体处理器,其主要模块有:
1)处理器核心器件
主频为266 MHz的高性能ST40是器件的CPU核心,属于ST的32 bit RISC系列,采用SuperH体系结构,负责控制芯片的其他部分,包括与2个ST231CPU之间的通信。此外,还有2个主频都是400 MHz的ST231CPU用于处理音频和视频。
2)视频解码模块及接口
sTB7100支持多种视频解码标准,包括H.264/AVC,MPEG一2双向解码标准。分辨力最高支持1 920×1 080i或l 920×720p。同时,STB7100拥有D1标清输入、RGB/YPbPr/YC/CBS模拟的高清和标清输出等多种视频接口,还集成了高带宽数字媒体接口(HDMI)和高清晰内容复制保护接口(HDCP)。
3)音频解码模块及接口
采用1个400 MHz的ST231 CPU作为解码器,兼容所有通用的音频标准。音频流输入可以是I2S格式的PCM数字输入或经过内存的传输子系统内部源输入。输出接口包括S/PDIF串行数字音频输出和24 bit立体声模拟输出。
4)其他外设接口
STB7100提供了丰富的外设接口供选择,包括UART接口、红外接口、SmartCard接口以及1个串行ATA(SATA)硬盘接口和1个USB2.0主控制器端口。
3.2本地存储器接口模块(LMI)
为满足不同类型视频的要求,必须有足够的内存空间用于存储和解码视音频流。LMI选择64 Mbyte大小的内存用于H.264解码或MEPG一2双向解码,其连接方式如图2所示。
其中,DDR的内部块寻址由BAO和BAl决定,可寻址4个内存块,即一个内存芯片存在4个Bank。A0一A12用于对块内行地址进行寻址,AO~A8用于对块内列地址进行寻址,所以每个芯片的容量为32 Mbyte。由于每个内存芯片的位宽是16位,CPU的数据位宽是32位,为了和CPU保持协同工作,必须传输和CPI.I总线位宽一致的数据量,所以需要2个内存芯片,以达到32位数据宽度。2个32 Mbyte内存芯片同时工作,用同一个片选信号CS控制,也用相同的BA0和BAl信号来控制Bank的选择。
3.3外部存储器接口模块(EMI)
EMI是sT芯片用来支持一般用途的外部存储器接口,被分成5个Bank,允许系统支持各种类型的存储器、外部处理器接口和其他设备,通过5个不同的片选信号访问5种不同的设备。系统中提供了FLASh{和网卡两种类型的设备。下面分别介绍这两种设备:
1)FLASH是用于存储U-boot引导代码、内核以及文件系统的设备,其首地址默认为系统上电时的起始地址。FLASH采用了ST公司的M58LW064D,它是一个64Mbyte FLASH存储器,采用0.15μm NOR工艺,使用2.7~3.6 V单电源。存储器被分成可单独擦除的64块,每块1 Mbyte。编程和擦除命令通过接口写进存储器,在实际应用中,通过U-boot下的cp,erase和protect命令对FLASH进行写入、擦除和保护操作;状态存储器提供了各种操作的状态信息;存储器写缓冲区允许处理器以并行方式编程l~16 byte。为了能对其他块进行编程、擦除,正在编程的块可先挂起,然后恢复;块保持功能使被保护的块不能编程和擦除。上电时,所有块均被保护,块保护命令可用于保护或中止保护某些块。当编程、擦除能使Vpen低电平时,则阻止了所有编程和擦除。STS信号可被设置为准备好/忙(RY/BY)两种模式,高电平为准备好,低电平为忙,在这里设置为高电平,始终为准备好状态。 2)在综合考虑功能和价格等各个方面的因素后,采用了DAVICOM公司高性价比的DM9000AE快速以太网控制处理器作为网络接口,其电路原理图如图3所示。其中网络变压器用的是PPT公司的PM34-1006M,本身不支持AUTO MDIX,所以需要将CTp0与CTsl,CTsO与CTpl连起来。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
测试测量
电源与功率管理
医疗电子
FPGA/CPLD可编程逻辑
电子制造
在线座谈交流区
EDA
无线技术
嵌入式技术
ARM
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议