请问在DSP Builder里,如何生成Verilog文件?
- UID
- 148671
- 性别
- 男
|
请问在DSP Builder里,如何生成Verilog文件?
我在用DSP Builder,生成的文件都是VHDL的,不知道哪位高人知道如何生成Verilog文件?
同事说不能生成Verilog文件,但是能有软件转换,各位有知道的吗?谢谢各位的指点! |
|
|
|
|
|
- UID
- 79720
- 性别
- 男
|
我没有用过dsp builder,在构建nios的过程中,在刚开始构建的时候就有提示是生成verilog还是vhdl的,在dsp builder中没有吗 |
|
|
|
|
|