|
- UID
- 872339
|
关键字：处理器 互连 服务器 存储 网络
实现集成化的服务器、存储和网络系统，为OEM厂商提供了一个创新的机会。该创新的关键点是系统内部的连接。
本文聚焦每项互连技术的固有协议功能、支持的拓扑结构和延时设计，而非互连技术的原始带宽。通过阅读本文，我们能更好地理解每项技术的用武之地。
随着处理器的性能和集成度根据摩尔定律不断提高，对更高速互连的需求也在不断增长。当前，互连速度通常在1Gbit/s~40Gbit/s这一范围内，各类互连技术都有通向每秒数百吉比特速度的相应路线图。处理器、I/O和系统间的不同互连解决方案见图1。
图1: 处理器、I/O和系统间的不同互连解决方案。
在实现更快互连的过程中，下列内容通常很少纳入讨论范畴：支持的交易类型、通信延迟、通信开销，以及容易支持的拓扑类型。我们通常认为，所有的互连都是平等创建的，其品质因数仅依赖于峰值带宽。然而，事实并非如此。正如有针对一般应用、信号处理、图形和通信应用做了优化的各种不同形式的处理器一样，互连的设计和优化也要解决不同的连通性问题。
通常，一种互连技术可以很好地解决其最初设计中所需要解决的问题，也能勉强用来解决其他问题，但这样其互连的效率会下降。此时，回顾一下三种重要的互连技术是有益的，这三种技术是第二代和第三代PCI Express技术，日益流行的10Gb以太网技术，以及2008年推出的第二代和第三代RapidIO技术。
上述每种技术都已转而采用了一种多通路SerDes物理层，使用8B/10B线路码或诸如64B/66B线路码等更高效的线路编码，以获取更高的速度。虽然PCI Express和RapidIO提供了比4通路更宽的接口，但较宽接口通常不会被用于跨背板的连接，或光纤(Fiber)或电缆(Cable)连接。第三代RapidIO标准采用额外的极性反转位(64B/67B)扩展了10GE KR标准中的64B/66B计划。
表1列出了用于处理器连接应用的PCI Express、RapidIO和10Gb以太网的典型带宽和通路结构。
本文聚焦每项互连技术的固有协议功能、支持的拓扑结构和延时设计，而非互连技术的原始带宽。通过阅读本文，我们能更好地理解每项技术的用武之地。
|
|
