首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]DCM的问题

[求助]DCM的问题

我用向导生成了一个DCM的模块,可是我用的是VHDL,模块的例子是Verilog,那我怎么例化呢
返回列表