大家好! 最近做了串口的模块。接收模块分两部分,一是接收逻辑电路uart_re,另一个是fifio,我把接收的数据{data,b_error,f_error,p_error}共11位送入fifo(其中data是接收的8位数据,后三位是错误位标识)。现在的问题是,单独使用接收逻辑模块是正确的,8位数据接收的很稳定。但是接入fifio后,再由fifo输出,8位数据就不再稳定,总是不断的变。后来我把fifo中的所有功能全去掉,只是把输入的数据直接输出(assign dataIn = dataout;)结果错误依旧?我的fifo用的是50Mhz,接收逻辑uart_re用的是 波特率X16的时钟. 大家帮我分析分析,是什么问题?郁闷俩星期了!! 痛苦 谢谢 [em06]
[此贴子已经被作者于2006-10-28 20:25:15编辑过] |