rrd的问,这个错误什么意思。。。 rrd, 意思

lyricmao

才开始学习QuartusII和Verilog，编了两个简单的模块，Complier的时候却发现这个错误

Error: Can't synthesize current design -- design does not contain any logic

什么意思啊？