强化DPD演算性能，SoC FPGA提升蜂窝网络设备集成度 解决方案, 制造商, 网络, 成本, 带宽

520503

关键字：DPD演算   SoC FPGA   蜂窝网络设备  
蜂窝网络业者设法通过全新传输接口、传输频率、更高带宽以及增加天线的数量和更多无线基站提升网络密度，因此需要大幅降低设备的成本。另外，这些业者为降低营运成本，也需要更高运作效率和网络集成度的设备。无线基础设备制造商为提供可以符合不同要求的设备，皆在寻求更高集成度、更佳性能和灵活度高的解决方案，并且同时降低功耗和成本。
集成度是降低整体设备成本的关键，然而这必须依赖可提升功率放大器效率的高阶数字算法来降低各项运作成本，其中一项最常用的算法是数字预失真(DPD)。由于设备的配置越来越复杂，因此提升设备运作效率是一项很大的挑战。藉由先进长程演进计划(LTE-Advanced)传输技术，无线传输带宽可达到100MHz，如果厂商试图用连续频谱配置结合多种传输接口，带宽甚至可以更高。主动天线数组(AAA)和支持多重输入/输出(MIMO)技术的远程无线单元(RRU)所需的算法对带宽的要求越来越高。本文将探讨业界完全可编程系统单芯片(All Programmable SoC)组件如何为目前和未来的数字预失真系统提升性能增益，同时也可为设备厂商提供充裕的可编程能力、低成本和低功耗，并加快产品上市时程。

创建蜂窝式无线网络

业界完全可编程SoC组件结合高性能可编程逻辑(PL)架构，其中包含串行器/解串器(SERDES)和集成硬件处理子系统(PS)的数字信号处理器(DSP)模块。这个硬件处理子系统内含一个双核ARM Cortex-A9处理器、浮点运算单元(FPU)和NEON多媒体加速器及一系列丰富的外围功能，包括通用异步收发器(UART)、串行外设接口(SPI)、内部集成电路总线(I2C)、以太网(Ethernet)和内存控制器等完整无线传输所需的外围功能。有别于外部通用处理器或DSP，可编程逻辑和硬件处理子系统间的接口有大量连接，因此其带宽可以非常高；但如要用独立式解决方案处理这些连接，却不可行。此外，完全可编程SoC组件还包含硬件和软件数组，因此可在单一芯片内创建远程无线单元所需的功能，如图1所示。




可编程逻辑中丰富的DSP资源可用于创建数字上行转换(DUC)、数字下行转换(DDC)、峰波因子抑制(CFR)与数字预失真(DPD)等数字信号处理功能。此外，SERDES可支持9.8bit/s的通用型公共射频接口(CPRI)和12.5bit/s JESD204B，分别用于连接基频和数据转换器。

硬件处理子系统同时支持对称式多重处理技术(SMP)和非对称式多重处理技术(AMP)。在这个案例中预定会采用非对称式多重处理模式，因为其中一颗ARM Cortex-A9处理器被用于创建基板层级的控制功能，例如信息终止、排程、设定等级以及警示执行(裸机或更有可能是如Linux等操作系统)。而另一颗ARM Cortex-A9处理器则用以创建部分数字预失真算法，因为数字预失真算法并不保证整体都是硬件的解决方案。

数字预失真可藉由扩大其线性范围提升功率放大器效率；当驱动放大器进一步增加输出功率时，即可提升运作效率，而静态功耗会相对维持正常。数字预失真为扩充其线性范围，会使用放大器中的模拟反馈路径和大量数字处理功能计算放大器的逆向非线性系数。然后利用这些系数预先校正与驱动功率放大器的传输信号，最终可增加放大器的线性范围。
数字预失真是一个封闭回路系统，其会撷取先前的传输信号来决定放大器与这些传输信号的传输方法。数字预失真的第一个任务是要让放大器与先前的传输信号达成一致，这个过程会在一个校准模块中进行。在执行任何算法运算前，系统会用内存来校准数据；数据一旦妥善校准后即可运用自动相关矩阵运算(AMC)和系数运算(CC)算法，建立代表功率放大器逆向非线性系数的最近值。一旦产出系数后，数据路径前置失真器即运用数据预校准被传输到功率放大器的信号。