采用业界成本最低、功耗最低的FPGA降低系统总成本 工程设计, 成本, 产品, 技术

520503

关键字：FPGA   BOM   Cyclone   PCIe  
　　引言

　　在全球竞争和经济因素环境下，当今高技术产品利润和销售在不断下滑，工程设计团队在向市场推出低成本产品方面承受了很大的压力。新产品研发面临两种不同的系统挑战：利用最新的技术和功能开发全新的产品，或者采用市场上已有的解决方案，以降低开发成本。

　　在当今对成本和功耗都非常敏感的“绿色”环境下，对于高技术企业，第一种挑战意味着开发全新的产品，其功能是独一无二的，具有较低的价格以及较低的功耗。对于第二种挑战，通常通过降低产品原材料 (BOM)中元器件的成本来降低现有成功产品的成本。设计团队的另一选择是重新设计产品，不是针对新功能，而是要大幅度的降低成本。

　　在目前的全球经济形势下，这些系统挑战都与第三种挑战有关：以更少的人员、更低的预算，在更短的时间内完成低成本新产品的研发。

　　本白皮书旨在提出一种设计理念，以解决产品开发面临的这三种挑战，同时降低产品在生命周期中的总成本。这一设计理念基于低成本、低功FPGA。虽然大家都知道 FPGA能够缩短新产品开发的面市时间，但是，很少有人知道 FPGA还降低了产品整个生命周期中的总体拥有成本 (TCO)。设计工程师借助这一基于 FPGA的设计理念，能够：

　　■轻松快捷的在产品中增加新功能，同时降低总功耗。

　　■降低现有产品的成本，而基本不改变产品功能。

　　■降低产品的 TCO

　　Cyclone IV FPGA

　　Altera的 Cyclone. IV FPGA是成本最低、功耗最低并集成了收发器的器件，降低了系统总成本，即：

系统总成本 = BOM成本 + 电路板成本 + TCO

　　Cyclone IV系列有两种不同的型号：逻辑 “E”型和片内收发器 I/O速率高达 3.125 Gbps的“GX”型。这些高速收发器支持多种串行 I/O协议，例如千兆以太网 (GbE)、 PCI Express (PCIe)、 CPRI、 XAUI、 3G三速 SDI、 Serial RapidIO.、 SATA、 DisplayPort、 V-by-One等，这些协议已从前沿应用转变为主流应用。 Cyclone IV GX FPGA还含有嵌入式 PCIe硬核IP模块(图1)，它不占用任何 FPGA逻辑，设计工程师使用它时能够比任何其他竞争 FPGA体系结构支持更多的功能。

　　对于 Cyclone IV GX FPGA， Altera设计尽可能小的收发器 I/O，以降低成本和功耗，而实现的方式是从几个片内锁相环 (PLL)中提供多路时钟资源。由于主流应用要求降低产品成本，还要使用方便，因此，降低 Cyclone IV GX FPGA中收发器 I/O的成本和功耗非常重要，而且是必须的。Altera发挥其关键技术优势，实现了这一点，成功设计并发售基于收发器的 FPGA。 如图3所示，采用多种器件体系结构， Altera已经向市场推出了 8种不同的产品系列，这些都是由公司自己的设计团队设计开发的。

图3. Altera收发器专业技术

　　■支持视频新标准

　　■提高图像分辨率

　　■颜色从 10位过渡到 12位

　　■刷新频率提高到 240 Hz

　　■保持或者降低功耗和散热

　　如果保持调谐器和显示屏电路板之间的并行 I/O 体系结构，增加这些功能需要的带宽高达 36路 LVDS I/O。

       这些 I/O 显著增加了 PCB面积以及 PCB板层数量，导致成本提高。而且，大量的 LVDS I/O会明显增加功耗。 但是，由于 HDTV已经成为主流消费类产品，因此，必须降低成本和功耗。

　　解决这一系统挑战的一种方法是采用名为 V-by-One的串行新协议标准，将电路板间的通信从 36对 LVDS I/O降到4对I/O。这4对V-by-One有足够的带宽来支持全 HD分辨率(例如， 780p/1080p到4K2K)。在 I/O标准上看起来很简单的变化有助于解决这一系统挑战，体现在以下方面：

　　■生产商通常在单位密度成本的基础上来衡量 FPGA。每一密度的 FPGA都有一定数量的 I/O。由于显著减少了 I/O数量 (从 36个到 4个)，降低了密度，因此，可以使用 I/O数量更少、更便宜的 FPGA(降低了BOM成本)。

　　■采用柔性电缆和连接器来实现调谐器和显示屏电路板之间的物理连接。通过减少 I/O数量，生产商可以使用更细、更便宜的柔性电缆和相关的连接器(降低了 BOM成本)。

　　■由于只有 4条PCB走线，而不是 36 条，因此，减小了 PCB面积，降低了复杂度，从而减小了成本(降低了电路板成本)。

　　■Cyclone IV GX FPGA只使用两路电源，与其他基于收发器的 FPGA相比，减少了稳压器的数量 (降低了 BOM成本 )。



　　■如果 FPGA的功耗较小，那么，设计可以使用低电压 (即，降低了成本 )稳压器。而且，不必对 Cyclone IV FPGA进行有源制冷，因此，不需要购买风扇和热沉 (降低了 BOM和电路板成本)。

　　基于 Cyclone IV GX FPGA的解决方案还提供：

　　■使用片内数字信号处理 (DSP)资源以及视频 IP内核(设计在 FPGA逻辑中 )

　　■使用更小的 V-by-One协议，不采用 LVDS电缆和连接器，因此，实现了更好的信号完整性。

　　替代 ASIC和 ASSP

　　图5显示了使用低成本 ASIC和 ASSP器件的产品。假设 ASSP器件还不支持新功能，或者 ASSP过时了。

图 5. 基于 ASIC/ASSP的系统，之前(左侧)和之后(右侧)

　　FPGA通常用于桥接具有不同电压电平、电压标准，或者协议完全不同的器件。 FPGA提供新功能，增大了带宽，但是， FPGA单位成本比它要替代的 ASSP相比怎样呢 ?

　　这个例子中使用 FPGA降低的系统成本包括：

　　■没有 ASIC重制以支持 PCIe(节省了 TCO成本 )

　　■不需要 FPGA逻辑来实现 PCIe (MAC + PHY)功能，因此，可以使用更小、更便宜的 FPGA(降低了 BOM成本)。

　　■降低了库存成本 (节省 TCO了成本 )

　　由于 FPGA本身不会过时，典型的 FPGA生命周期为 10到 15年，有时候甚至是 20年，因此，生产商使用 FPGA后，并不需要购买大量的器件进行库存。作为对比，如果 ASSP过时了， OEM不得不大量购买，并长时间存放“最后一次购买”的元器件。