刚开始学习Verilog不久，现在用Modelsim进行后仿真出现如下错误提示， Error: (vsim-3033) E://ModelSimTest/Test3/work/Decoder47.vo(125): Instantiation of 'cyclone_io' failed. The design unit was not found. # Region: /Decoder47_tb/DUT 我写的是一7段显示程序，前仿真已正常，该程序在Quartus4.1下用cyclone器件编译也正常，想要用Modelsim做时序后仿真。Altera的库也建了，不知为什么出现上述错误提示，希望哪位高手指点一下，谢谢！！！
