其次还有TL_COMPL_TIMEOUT_REG0/1这两个属性,控制timeout的值。这
两个属性分别对应evice Control 2的bit[3:0]设置为0101和0110的情况。这两种设置下,timeout的值由这两个属性控制。同样,这两个属性也可以通过相关的
verilog/VHLD代码修改。
事实上,虽然Device Control 2的bit[3:0]定义了9种timeout的值,只有bit3[3:0]
设置为0101和0110时,Gen3 Integrated Block的Completion timeout机制才能工作。设置为其他值时,Completion timeout机制并不工作。这一点要特别注意,如果需要timeout机制,一定要把Device Control 2的bit[3:0]设置为这两个值中的其中一个。
当出现timeout时,在Requester Completion总线上,completion的bit[15:12]将设为1001,表示出现timeout。这时,Completion只有bit 30(request Completed bit), bits [71: 64] (tag field) 和bits [55: 48](requester Function field)有效。
下图是一个仿真得到的TIMEOUT波形,设置Device Control 2的bit[3:0]为0x5,设置PF0_DEV_CAP2_CPL_TIMEOUT_DISABLE为FALSE,设置TL_COMPL_TIMEOUT_REG0/1为0x1(为了缩短仿真时间)。当Requester没有得到Completion,timeout以后,可以看到RC总线上出现了1001的Error code。