首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

tlys开发板FPGA Design Flow LAB5的KPSM3程序--参加年度达人

tlys开发板FPGA Design Flow LAB5的KPSM3程序--参加年度达人

这个程序的基本目的是,检查Uart是否收到了bit流,如果 收到的话,则把收到的数据写回UART发送端口,否则继续执行一个空等待,研究了好久都不明白,把kpsm3 的手册读了一边又一遍,总算折腾出来了,希望对大家有帮助:
rs232_echo:            ; check uart for data
                      ; used to set flags
                      ; nothing, loop again
                      ; read received byte
                      ; write it back out
                      ; loop again


                ; LAB TASK #3
                ; Write code to check if a byte has been
                ; received by the uart.  If so, write it
                ; back to the uart transmit port.  If not
                ; don't do anything and just...
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表