|
- UID
- 872339
|
关键字：MEMS 封装 光刻 EDA 晶圆代工
半导体技术在摩尔定律上似乎走入了瓶颈期，而超越摩尔定律的新兴技术却受到了众多公司的青睐，其中MEMS以无处不在的应用潜力攫取了业界大大小小公司的眼球。日前，在由上海微系统与信息技术研究所、传感技术国家重点实验室、《半导体国际》、《EDN China》主办的“MEMS设计制造技术与产业化高峰论坛”上，来自产业链和学术界的专家汇聚一堂，分享了MEMS设计制造技术的方案，探讨了MEMS产业未来的发展之道。
MEMS设计，EDA先行
| | 《半导体国际》、《EDN China》出版人张未名（左）与上海微系统所教授、传感技术国家重点实验室主任李昕欣博士（右）开启论坛。 |
相对于CMOS工艺，MEMS的复杂性在于其涉及机械、声学、光电、化学、生物等多学科，而两者都离不开EDA软件工具的辅助设计来完成这些复杂工作，缩短开发时间、降低成本。MEMS设计工具供应商Coventor中国区MEMS产品经理覃裕平在介绍其“MEMS+IC”的通用开发平台时指出，传统面向CMOS ASIC的MEMS芯片总是单独进行设计，此外MEMS结构的设计采用三维CAD系统，当把MEMS设计转移到半导体电路模拟器和验证工具时，对工艺参数进行繁琐的手工翻译会带来诸多不便。MEMS与IC设计流程的割离导致了冗长的开发周期和高额成本。Coventor通过与Cadence合作，于今年10月推出了MEMS+设计平台，集成Cadence Virtuoso IC设计环境，更好地实现了“MEMS结合IC”设计流程的整合与标准化。MEMS+参数化设计版式提供了新的标准，使得MEMS生态系统内的各个合作伙伴间的通讯更加便利。MEMS+涵盖了目前MEMS设计所有动作定义，并不断更新定义库如微流体等。
Cadence VCAD APAC模拟/混合信号设计经理张剑云指出，混合信号和MEMS的集成有着复杂的流程，需要保证MEMS设计与IC设计的无缝结合。传统上，MEMS设计流程采用从建模到有限元模拟的自顶向下方法，Cadence SIMPLI提供了MEMS和IC设计者间的桥梁，可以帮助降低集成风险和成本、加速混合信号/MEMS设计上市时间，如在发布MEMS IP同时保护设计详情安全性、在CMOS设计集成时不改变IC流程，以及管理EDA流程中MEMS引起的寄生效应，复用并迁移MEMS设计IP等。他表示，EDA工具触角很广，利用在ASIC的EDA经验，可帮助用户将MEMS与ASIC很好地结合，而未来MEMS商机无限。
 MEMS制造的两面性
MEMS加工方法采用传统的半导体制造工艺，如光刻、刻蚀、键合互连等，但由于MEMS器件结构的特殊性，其加工需要特殊的装置。来自MEMS领域设备供应商SUSS MicroTec的中国总经理龚里表示，对于MEMS的深沟槽工艺，涂胶往往不能保证很好的台阶覆盖均匀性，需要采用喷胶方法；MEMS还要采用双面光刻机和大景深光刻，双面曝光的对准是MEMS光刻的关键，分立和大功率器件等分辨率要求较低的一般选用掩膜版与掩膜版调节/对准的机械方法，而目前更多则是采用双聚焦显微镜方法对准。上海微电子装备有限公司副总工程师周畅表示，随着MEMS/TSV对光刻工艺要求的不断提高，步进投影光刻机的优势逐渐显现，公司也首次推出投影式光刻机SS B500系列，可处理200mm和300mm晶圆，希望藉平台化的配置兼容MEMS和CMOS产品。龚里还指出，MEMS与CMOS集成键合时，温度不能超过450oC，否则容易产生应力、破坏微结构和引起失效，但采用等离子体预处理后，无需高温退火，也可牢固地键合两片晶圆。
尽管借鉴了IC工艺，但由于MEMS器件的封装工艺占据其大部分成本，因此器件需要在封装之前进行测试，在早期对产品进行功能测试、可靠性分析及失效分析可以降低产品成本和加速上市时间。而MEMS器件的多样性也使得测试成为一项极具挑战的工作。龚里说，MEMS除了电激励外，还需测量声、光、振动、流体、压力、温度或化学等激励的输入输出。MEMS的晶圆级测试需在真空或特殊气体等可控的环境下进行，通用的封闭平台可以测试RF MEMS、谐振器等器件，以及像加速度计和陀螺仪之类的惯性传感器。上海微系统所教授、传感技术国家重点实验室主任李昕欣博士表示，MEMS设计、制造和
|
|
