Bruce Trump系列：CMOS和JFET放大器的输入偏置电流 放大器, Trump, Bruce

海洋狂吻

CMOS晶体管的门极（CMOS运算放大器的工作输入）拥有极低的输入电流。但是，我们必须通过附加电路来保护这些脆弱的门极不受ESD和EOS的损坏，其为输入偏置电流的主要来源。这种保护通常包括电源轨的内部钳位二极管。OPA320为图1a所示举例。这些二极管拥有几微安培范围的小漏电流。在中电源轨附近输入电压，其漏电流完美匹配，从而带来低于1pA的小剩余差动电流，它以放大器输入偏置电流的形式出现。


两个二极管漏电流的关系随电源轨附近输入电压而变化。例如，在底部轨附近，零附近D2的反向电压及其漏电流得到降低。D1的漏电流将占主导，从而引起更高的输入偏置电流流出输入端。当然，输入接近正电源轨时情况相反。在漏电流接近匹配且非常低的中间位置，对输入偏置电流进行规定和测试。


结果是输入偏置电流vs输入电压，其变化情况如图1b所示。任何给定单位情况下，都有一个输入偏置电流为零的输入电压（假设没有明显的封装或者电路布局漏电）。实际上，利用轨到轨运算放大器，您通常可以对输入进行自偏压（图2），同时输出将会漂移至一个等于零输入偏置电流点的电压。这是一个有趣的实验，但却并非是一个特别有用的电路。
如OPA140等JFET输入放大器的情况不同。此处，输入晶体管的门极为一个二极管结点，并且它的漏电流通常为输入偏置电流的主导源。输入门极结点通常更大，因此漏电流也比保护二极管更多。所以，输入偏置电流更多的情况为单向。根据具体的放大器，它可以不同。

那么，结论是什么呢？如果在您的电路中，非常低的输入偏置电流很重要，则请注意。仔细查看典型性能图，收集所有有用信息。如果您使用靠近正或者负轨的输入电压，则您可能会有更高的输入偏置电流。这带来另一个重点—输入偏置电流会随温度而急剧增加。在后续博文中，我们将详细讨论温度效应。



本文内容适用于大多数常见通用CMOS和JFET放大器，但是有一些专用放大器是为超低输入偏置电流而设计的。它们使用具有创造性的保护电路特殊引出线，以实现3fA以内的IB—比通用器件低了三个数量级。例子如下：



   LMP7721— 3fA 输入偏置电流CMOS 运算放大器
   INA116—超低输入偏置电流仪表放大器