如何克服存储器导致的访问速率和带宽限制 通信设备, 下一代, 存储器, 带宽, 如何

520503

关键字：存储器   访问速率   带宽限制   SoC  
构建高速下一代网络通信设备的设计团队都会面临存储器带来的一系列制约因素。一些设计方案中仅使用片上存储器，而这种存储器本身容量有限，而且还会占用本可用于实现计算或其他功能的硅片面积。更加复杂的应用需要使用外部存储器，而且在如今的处理速率下，需要以尽可能高的随机访问速率访问存储器。传统的存储器接口由于速度慢、时延长、引脚数目多，会对性能造成负担。因此，传统的使用外部存储器的设计方案已经到达了收益递减阶段。
串行协议及标准打破I/O瓶颈

放眼当今所有可用的最新片上系统(SoC)，除了针对传统存储器IC的接口外几乎所有的接口都是串行的。展望未来，向串行存储器的过渡也已经开始，因此，是时候决定支持哪些串行接口协议了。所有接口都可被划分为物理层或PHY，传输协议或物理编码子层(PCS)，以及事务层或命令集标准化工作可以在各级分别进行。

关于串行PHY，行业标准组织光互连论坛(OIF)于2011年9月发布了通用电气接口I/O(CEI)标准，其中包括CEI-11标准(参考文献1)。而OIF等标准制定组织则需要三到五年的时间来制定信道模型，设置时钟和抖动预算，确定电信号编码以及鼓励生态系统开发。因此，这些标准正在被广泛应用到一系列应用中。

事实上，Giga Chip接口(GCI)(参考文献2)、Interlaken Look-Aside(ILA)(参考文献3)及混合存储器立方体接口(HMC)(参考文献4)这三种串行存储器接口协议已经采用了CEI-11物理定义，如图1所示。设计团队有望在将来看到这些协议同样符合CEI-255标准。三种串行协议的功能和主要特点如图2，这些协议分别针对不同的应用和市场，如表1所示。