突破电路设计桎梏 32位元MCU功耗再降（上） 物联网

forsuccess

　物联网与智慧生活风潮兴起，带动市场对高效能且低功耗的32位元微控制器（MCU）需求增温，因此微控制器业者已积极从制程和中央处理器（CPU）核心选择，以及电路设计等层面着手，以降低动态与静态功耗，并兼顾整体运算效能。
　　传统的低功耗微控制器（MCU）设计都是以8位元MCU为主，因为8位元内核阈门相对较少，运行或泄露的电流低，售价也相对低廉。然而，许多新兴的应用皆需要比8位元内核更大的处理效率。
　　近年智慧生活的抬头、物联网的兴起，手持式消费性电子产品与无线功能需求愈来愈高、设计愈来愈复杂，要提高性能的同时又要兼顾低功耗，需要有一高性能、低功耗的主控MCU做为平台。此外，工业上的智慧化也在展开，如远端监控、数位化、网路化等。简言之，云端应用和物联网需求越来越多，已导致产品功能愈来愈复杂，运算需求愈来愈高。
　　2009年安谋国际（ARM）发表32位元Cortex-M0内核，提供MCU厂商一个强而有力的平台，加上制程微缩技术的进步，嵌入式快闪记忆体制程普及化及降价，主要成本来自记忆体大小及类比周边和输入输出（I/O）接脚数量，中央处理器（CPU）内核的成本差异已大幅缩短，更促进高性价比32位元低功耗MCU的快速发展。
　　运行与静态耗电量组成MCU功耗
　　在开始讨论低功耗MCU设计前，必须先探讨MCU功耗的来源，其主要由静态功耗及运行功耗两部分组成。实际的应用，须藉由计算平均功耗，决定最后系统功耗性能指标。
　　动态功耗与工作电压和频率相关
　　现代MCU已整合相当多的类比周边，不能单纯考量数位电路的动态功耗。MCU运行时的总功耗，由类比周边功耗和数位周边的动态功耗相加而得。类比电路的功耗通常由工作电压及其性能要求指标来决定，如100奈秒传递延迟（Propagation Delay）的比较器工作电流可能约为40微安培；当允许传递延迟规格为1微秒时，工作电流有机会降到个位数微安培。
　　数位电路的动态功耗主要来自开关频率、电压及等效负载电容，其计算公式如下：
　　PDynamic（动态功耗）~f（工作频率）xCL（等效负载电容）xVDD2（工作电压）
　　由以上公式可以理解到降低动态功耗最直接的方式，为降低工作电压及工作频率，但MCU实际应用面通常要求更宽广的工作电压及更高的效能。在降低工作电压方面，可以选择更先进的制程，并透过线性稳压器（LDO）让CPU内核、数位电路及与接脚输出入电压无关的类比周边在低压操作；I/O接脚及须与其他外部电路连接的类比周边，则在较高的系统电压操作，如此可以兼顾低功耗及宽工作电压的需求。
　　在降低工作频率这项参数上，一个设计优良的32位元MCU更能突显其效能优势，除了直觉的每秒可执行多少百万指令（MIPS）比较之外，32位元汇流排也代表更高的资料存取频宽，能以更低的工作频率达到相同的效能，进而降低整体功耗。另外，若MCU内建与操作频率相关的类比周边，例如石英晶体振荡电路、嵌入式快闪记忆体或电流式数位类比转换器（DAC），其电流消耗与转换频率成正比，也要纳入低功耗MCU的动态功耗设计考量。
　　静态功耗缩减挑战重重
　　传统静态功耗的定义是指系统时脉源关闭时，数位电路的漏电流，但是在混合讯号低功耗MCU的设计中，要同时考虑下列多种漏电流来源，包含数位电路漏电流、静态随机存取记忆体（SRAM）漏电流、待机时已关闭的模拟电路漏电流（例如ADC、嵌入式快闪记忆体）、待机时不关闭的模拟电路工作电流（如LDO、电压不足侦测（BOD））及I/O接脚的漏电流。
　　由于时脉源已关闭，影响静态功耗的主要参数为制程、电压及温度。也因此，降低静态功耗必须选择超低功耗制程，但是低功耗制程通常伴随较高的Vt，导致低电压类比周边设计困难。另外，以MCU待机电流1微安培的规格，代表数位电路漏电+随机存取记忆体（RAM）保持电流+LDO工作电流+降压侦测或重置电路（BOD）工作电流总和必须小于1微安培，对于快闪记忆体、RAM越来越大，及功能越来越多的低功耗MCU设计厂商而言，是十分艰钜的挑战。
　　运行、待机和唤醒时间不容忽视
　　在系统级要兼顾低功耗及高效能，必须考虑实际应用面的需求，如无线环境感测器可能让MCU主时脉及CPU关闭，只开启低频时脉，定时唤醒周边电路进行侦测；当符合设定条件的事件发生时，快速启动CPU进行处理；即使没有任何事件发生，也必须定时唤醒CPU，维持无线感测器网路的连线。
　　在遥控器的应用中，则可能完全将所有时脉源都关闭，当使用者按键时，快速唤醒时脉源及CPU进行处理。另外，许多应用都会加入一个MCU做为主处理器的辅助处理器，用于监控键盘或红外线输入、刷新显示器、控制主处理器电源及智慧电池管理等任务。此时，平均功耗比单纯的运行功耗或待机功耗，更具指标性意义。
　　平均功耗由运行功耗和运行时间、静态功耗和待机时间，以及不同运行模式之间的切换时间等主要参数组合而成。兹以图1进行说明。

　　

　　图1 不同运行时间电流大小的变化

　　平均电流（IAVG）=（I1xT1+I2xT2+I3xT3+I4xT4+I5xT5+I6xT6）/（T1+T2+T3+T4+T5+T6）
　　因为进入待机模式时间很短，忽略此段时间的电流消耗，公式可以简化为：
　　平均电流（IAVG）=（I1xT1+I3x 3+I4xT4+I5xT5+I6xT6）/（T1+T3+T4+T5+T6）
　　由以上公式观察到，除了降低运行电流及静态待机电流外，降低运行时间、唤醒时间及高低速运行模式切换时间，亦为降低整机功耗的重要手段。另外，图1同时指出，低功耗MCU支援动态切换运行时脉频率是必要的功能。
　　实现低功耗MCU设计　开发商考量须面面俱到
　　低功耗MCU设计考量包括制程选择、低功耗/高效能CPU核心、低功耗数位电路、支援多种工作模式、电源系统、丰富的唤醒机制/快速唤醒时间、低功耗类比周边与记忆体等，以下将进一步说明之。制程选择至关重要
　　为了达到低功耗的运作，并能有效地在低耗电待机模式下，达到极低的待机功耗，制程的选择极为重要。在不强调速度极致的某些制程分类，选择极低元件截止电流制程（图2）进行逻辑闸制作，并进行数位设计是方法之一。

　　

　　图2 不同制程元件截止和晶片待机电流变化

　　选择这种策略的额外效益是，通常也能降低动态操作电流，达到较佳的表现。另外，由于高温大幅增加静态电流，当温度由摄氏25度增加到摄氏85度时，一个典型比例约增加十倍的静态电流。以非低功耗0.18微米制程，开发逻辑阀门数200K、4KB SRAM的32位元MCU为例，在核心电压1.8伏特、摄氏25度的静态耗电约为5？10微安培；当温度升高到摄氏85度时，静待电流将会飙高到50~100微安培；而若采用低功耗制程，在摄氏85度时，静态电流仅约10微安培。
　　选用低功耗/高效能的CPU内核
　　早期低功耗MCU受限于成本及制程技术，大都选择8位元CPU内核，但随着工业智慧化的发展，导致产品功能更加复杂，运算量更高，8位元MCU已逐渐无法满足效能需求；为了兼顾低功耗高效能，选择适用的32位元CPU内核乃大势所趋。
　　选择低功耗CPU内核，除了单位频率耗电流外，还须要综合考量小容量的低记忆体代码，相同功能所需的代码越长，除了增加记忆体成本，也代表更长的运行时间及功耗。另外，由于软体开发成本在后期将会越来越高，大量的参考代码及更多的第三方开发商的支持，均可有效降低软体的开发时间及成本。也因此，选择一款更多人使用的CPU内核也是重要的考量之一。