|
- UID
- 872339
|
关键字：FLASH SOC 嵌入式存储器
1 引言
FLASH存储器具有成本低、密度大、掉电不丢失的特点，在存储器市场中所占的比例越来越大，作为主流SOC重要组成部分，FLASH对SOC作用与影响也越来越大。
由于SOC设计升级或者原有SOC产品存储容量提升等原因，随之会带来其嵌入式FLASH的替换问题，SOC系统设计规模一般较大，设计更改难度和风险都比较大。除此之外，大部分情况下还需要考虑更改后的设计对原产品的兼容性。通过在原SOC FLASH 控制接口之外增加控制接口转换逻辑实现对新的FLASH IP的连接，可以避免对已成功设计的修改，在达到对FLASH存储器替换的同时降低了设计的风险。而且由于原FLASH控制逻辑完全固化，只要接口转换逻辑正确，替换后的设计将对原产品完全兼容。
通过对FLASH IP接口与参数的分析，结合对已有SOC中Flash接口时序的要求，设计给出了FLASH控制接口与新FLASH IP之间的接口与时序转换逻辑，并通过仿真，对设计的正确性进行验证。
2 FLASH IP分析
2.1 整体介绍
设计所选用的Flash存储器是一款CMOS页擦除、16位编程的嵌入式存储器，包含主存储块和信息存储块。主存储块大小为16k×64，是由128个存储页组成，每个页内有8个行存储单元，每个行又分为16个存储单元，每个存储单元为64位。信息模块大小为320×64，可用来存储固定信息。其擦除操作分为页擦除和块擦除两种，页擦除操作擦除一页内的所有字节，块擦除操作擦除整个主存储块。分立的门单元设计和厚氧化层沟道注入相比于传统的方法获得了更好的可靠性和可制造性。Flash执行擦除和编程操作只需要1.8 V供电，室温下能够长期保存数据。
2.2 接口分析
图1 FLASH接口模块图
整体Flash IP的接口如图1所示。根据功能，可以将接口引脚分为三类：XE、YE、SE、ERASE、PROG、NVSTR、IFREN、MAS1为控制信号线；YADR[3:0]、XADR[9:0]为地址信号；DIN[63:0]、DOUT[63:0]为数据信号。外部地址信号的高低位分别通过地址信号线YADR[3:0]、XADR[9:0]来进行存储单元的定位。其中XADR[9:0]为X地址输入来确定存储单元中某个页中的一行。YADR[3:0]地址确定所选择行中的一个存储单元。DIN[63:0]为数据输入总线；DOUT[63:0]为数据输出总线；控制信号XE、YE分别为X地址和Y地址的使能信号；在进行读取操作时，除了X地址和Y地址使能外，还需要置位SE信号来使能读取操作。IFREN为信息模块使能，置位是选中信息存储块，清零时选中主存储区。ERASE为页擦除使能信号。MAS1为整体擦除使能信号，对其使能可一次擦除整个存储区。PROG为编程使能信号，上述信号均为高电平有效。NVSTR为擦写稳定控制信号，控制擦写时间；VDD、VSS为电源地信号。TMR、VPP以及TM为FLASH IP测试使用。
|
|
