vhdl和verilog能不能共存在sopc生成的一个系统中？ vhdl, sopc, verilog, 系统

my_zjf_

做了一个系统，全部是verilog组件，现有一个vhdl的组件，能不能添加到这个系统中？

kzw

没有什么问题，同一组件最好用同一种语言。

caopengly

可以，你使用的硬件描述语言与硬件的逻辑功能有关，与使用的语言没有关系。

就好像，在c语言中嵌入汇编语言一样。