首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
模拟电路
» 多核嵌入式系统的节能机遇与策略
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
多核嵌入式系统的节能机遇与策略
发短消息
加为好友
520503
当前离线
UID
872339
帖子
13270
精华
0
积分
6635
阅读权限
90
在线时间
361 小时
注册时间
2012-3-2
最后登录
2016-3-10
论坛元老
UID
872339
1
#
打印
字体大小:
t
T
520503
发表于 2014-7-9 19:21
|
只看该作者
多核嵌入式系统的节能机遇与策略
嵌入式
,
高频
,
能力
,
新兴
关键字:多核嵌入式系统 节能策略 计算性能 电源管理
本文列举了
多核
嵌入式
系统
存在的一些主要局限,并对解决这些局限的可行方案进行了探讨。将以一些嵌入式系统为例,指出利用现有架构改进系统节能效果的机遇。多核
处理器
与新兴的嵌入式平台的结合能够满足现代嵌入式应用所需的高计算能力。但是,此类嵌入式应用需要进行高频切换,这将导致功耗较大、芯片温度过高,以及
电源
接地噪声。开发人员可以通过本文找出改进现代嵌入式系统节能效果的机会,并了解实现电源效率最大化的可行方案。
多核处理器的自主节能
本文以甲骨文(Oracle)/SunMicrosystem公司的UltraSPARC T1处理器为例展开论述。图1所示为一款UltraSPARC T1多核
嵌入式处理器
中的一个硬件线程的流水线微架构。选择UltraSPARC T1的原因是,其设计源代码、仿真工具及设计验证套件均为开源,而且可以从Oracle公司网站上下载。本文将利用此案例讨论从哪方面以及通过何种方式实现节能。
图1:Ultra-SPARC T1嵌入式处理器的流水线微架构。
图2显示了与处理器每个内核相关的陷阱逻辑单元。陷阱实现了软件从低级到高级特权模式(例如从用户模式到管理或监督模式)的控制矢量传递。就UltraSPARC T1处理器而言,Tcc指令以及因指令引起的异常、复位、异步错误或中断请求均会导致陷阱的发生。
图2:陷阱逻辑单元。
通常,陷阱会导致SPARC流水线被冲刷(Flush)。处理器状态将被存储在陷阱寄存器堆栈中,而陷阱处理程序代码则将被执行。控制的实际传递是通过含有每个陷阱处理程序前八个指令的陷阱表来实现的。用于将陷阱传递到特权模式中的表格的虚拟基址在陷阱基址(TBA)寄存器中被指定。表格中的位移则取决于陷阱的类型和当前的陷阱级别。当遇到DONE(完成)或RETRY(重试)指令时,陷阱处理程序代码执行完毕。陷阱可能与SPARC内核流水线同步或异步。图2显示了与SPARC内核其他硬件模块相关的TLU中的陷阱控制和数据流。从IFU、EXU、LSU及TLU传入的陷阱的优先级最先被解析,解析的陷阱类型被确定。根据陷阱类型,以及在队列中没有其他更高优先级的中断或异步陷阱待处理的情况下,系统将向LSU发送冲刷信号,以提交之前未完成的所有命令。此外,陷阱类型也决定了什么样的处理器状态寄存器需要被存储到陷阱寄存器堆栈中。之后,将选择陷阱基址并将其发往流水线做进一步执行。
图3:芯片框图。
图3显示了多核嵌入式处理器的芯片布局。该处理器有可变数量的内核、L2缓存体(bank)、内核外浮点单元(FPU)及输入输出逻辑,而且它们通过芯片上的网络互连。在CASPER仿真环境中,设计师可以对各种架构参数进行修改。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议