|
- UID
- 872339
|
关键字：移动存储器 NAND Flash DRAM 3D LPDDR4规格
最新移动存储器规格LPDDR4出炉
2014年8月25日讯 - JEDEC固态技术协会，全球微电子产业标准领导制定机构今天发布JESD209-4低功耗双倍数据速率4 （LPDDR4）标准。该标准旨在大幅度提高移动计算设备的存储器速度与效率。适用设备包括智能手机、平板电脑以及超薄笔记本电脑。LPDDR4存储器输入/输出最终的运行速率能够达到每秒4266MT，是LPDDR3的两倍。新的接口标准将对下一代便携式电子设备的性能产生巨大影响。“LPDDR4将带来大幅度性能提升，” JEDEC理事长邱德明先生指出。“该标准的制定旨在满足世界最先进的移动系统对功耗、带宽、封装、成本以及兼容性等多方面的要求。” 代号为JESD209-4的LPDDR4标准由JEDEC的JC-42.6委员会主持开发完成，现在可以免费在JEDEC官方网站下载。
随着移动计算市场的持续增长，对更快设备和更长续航的需求也在增长。LPDDR4的发布将输出输入接口的数据速率由LPDDR3的每秒2133MT提高到了每秒3200MT乃至每秒4266MT的目标速度。为实现这一目标，委员会成员不得不重新设计架构，从16位单通道晶片改为每通道16位的双通道晶片，总位数达到32位。
“从LPDDR2 到LPDDR3的变化是渐进性的。而到了LPDDR4，架构则完全改变，” JC-42.6小组委员会主席Hung Vuong指出。“我们知道，要达到业界所要求的性能，唯一的办法是完全脱离以前各代的架构来设计。” 双通道架构缩短了数据信号从存储器阵列到I/O粘贴片的传送距离。这样就降低了LPDDR4接口所要求的大量数据传输所需要的功耗。由于存储器上的大部分面积被存储器阵列所占据，翻倍扩大接口面积对总体尺寸的影响微乎其微。
双通道架构使得时钟与地址总线可以同数据总线放在一起。因此，数据总线到时钟及地址总线之间的偏斜得以降到最小，从而使得LPDDR4器件达到更高的数据速率。同LPDDR3架构相比，这样节省了功耗同时提高了定时边际。
|
|
