大小核（big.LITTLE）晶片设计架构正快速崛起。在安谋国际（ARM）力推下，处理器业者已开始大量导入big.LITTLE设计架构，期将不同运算任务分配到最合适的核心处理，藉此发挥最佳效能与节能效果，助力行动装置制造商打造更吸晴的产品。
big.LITTLE晶片设计架构将快速崛起。ARM与全球IC设计业者正积极合作推广big.LITTLE技术，预期今年下半年将有大量基于此架构的行动处理器问世；其透过将各种运算任务分配到最合适的核心做处理，藉此发挥最佳效能与节能效果，有助打造下世代行动装置。
近年行动领域出现重大变革，智慧型手机已成为消费者联网生活的主要工具，然而，这其中涉及各种高效能运算任务如高速网页浏览、导航与游戏，以及语音通话、社群网路和电子邮件服务等效能需求较低的「持续运作，永远连线」后台任务。
与此同时，平板装置也正重新定义运算平台，这些创新设计转变均为消费者打造与内容互动的全新方式，将原本只限于网路共享装置（Tethered Device）的功能导入行动领域，创造出真正的智慧型新世代运算。
兼顾晶片效能与功耗 big.LITTLE架构崛起
因应电子装置快速变革，半导体摩尔定律（Moore’s Law）又将如何往下发展？过去预测晶片效能每隔18个月就会倍增，直到电晶体数量从数千增加到数十亿个，但若仔细观察单一处理器，就会发现效能几乎停滞不前，这是因为系统能消耗的电量已达到高峰。
对于未来任何一种处理器，处理速度都将受限于散热问题而无法大幅跃进。任何装置一旦达到热障（Thermal Barrier）就会开始融化，如果是行动电话，便会使装置温度上升造成使用者不适。除物理层面的散热问题外，能源效率也会变得相当差，若调校处理器实作使其速度加快，则所需耗能便会倍数增长，而为增加最后这一丁点的效能，后续导热设计的成本真的很高。
在过去，处理器核心面积倍增代表速度倍增，但是现在面积倍增，速度却只增加几个百分点，因此复杂度并不代表有效率，这就是单一核心系统有所限制的原因之一。如果无法加快单一核心速度，就必须增加独立核心的数量，这也有助于每个核心去应对其被分配到的任务需求，有鉴于此，安谋国际（ARM）遂于2012年提出big.LITTLE处理器架构
big.LITTLE主要目的在于解决IC设计业界眼前最大挑战，也就是同时提升晶片效能、并延长装置续航力，以延伸消费者「持续运作，永远连线」的行动体验。该技术之所以能达成上述目标，系结合一个大（big）的高效能处理器核心与一个小（LITTLE）的低功耗处理器核心，然后根据效能需求，以无缝连接方式选择合适的处理器。更重要的是，这种动态分配任务的动作，对于上层应用软体或中介软体在处理器上的执行丝毫没有任何影响。
目前已应用于市面上行动装置的big.LITTLE设计，结合高效能Cortex-A15多处理器丛集（Cluster）与具有节能特色的Cortex-A7多处理器丛集。这些处理器在架构上百分之百相容，且均支援40位元实体地址扩展LPAE、虚拟化扩充及NEON、VFP之类的运作单元，无须另外调整即可让针对其中一种处理器类型所编译的软体应用程式，顺利于另一款处理器上运作。
因应任务需求 处理器核心无缝切换
big.LITTLE系统结构就快取记忆体一致性（Cache Coherency）的维护而言，无论是同一处理器丛集中的快取记忆体，或是跨不同处理器丛集的快取记忆体，皆保持快取记忆体资料的一致性。这种跨丛集的一致性来自ARM CoreLink快取同调汇流架构（CCI-400，也能提供ARM Mali-T604之类的绘图处理器（GPU）系统等元件的I/O一致性）。
两种丛集的中央处理器，还可透过CoreLink GIC-400之类的共用中断控制器互传讯号。其中，系统包含big.LITTLE切换和big.LITTLE MP（Multiple-Processor）两种执行模式，由于同一应用程式可采用Cortex-A7或Cortex-A15而毋须调整，因此可将应用程式的任务随机对应到正确的处理器上。
切换模式是让不同处理器类型在切换时能进行软体内容的撷取与回覆。以CPU切换来说，丛集中每个CPU在另一个丛集中都有对应的CPU，而软体内容则以CPU为单位，随机在不同的丛集间切换；如果丛集中没有正在运转的CPU，便可关闭整个丛集及相关的L2快取。
同时，此模式也是动态电压频率调整（DVFS）等能源/效能管理技术的延伸。切换动作类似DVFS操作点的转换，由于处理器上DVFS曲线的操作点，会随负载变化不同而来回变动，当既有的处理器（或丛集）已达到最高操作点，而软体堆叠仍需更高效能，处理器切换动作就会发生，改由另一个处理器执行工作，这个处理器的操作点也会随着负载变化不同而来回变动（图2）。当效能需求不再，可换回之前的处理器（或丛集）
显而易见，一致性是达到加速切换所需时间的关键所在，因为它能让已经储存在离埠处理器（Outbound Processor）的状态，在入埠处理器（Inbound Processor）上窥探与回覆，而不必透过主记忆体的存取。
此外，由于离埠处理器的L2有快取一致性的功能，当任务切换时，可以透过窥探资料值的方式，改善入埠处理器的快取暖机时间，此时L2快取记忆体仍然可以维持供电状态；不过，因为离埠处理器的L2快取无法提供新资料的快取配置，最后还是必须清除并关闭电源以节省耗电
由于LITTLE处理器丛集中，每个处理器都将对应一个big丛集的处理器，因此CPU乃成对配置（Cortex-A15及Cortex-A7处理器上都有CPU0， Cortex-A15及Cortex-A7处理器上都有CPU1，以此类推），不论何时每个配对中只有一个处理器可运转；而系统则会主动侦测各处理器负载，在高负载时将内容执行移到大核心（图4）。当负载从离埠核心移到入埠核心，便会关闭其中一个核心，这种模式让big与LITTLE核心组合能随时运转。
big.LITTLE MP支援非对称丛集运作
至于big.LITTLE MP模式则进一步将软体堆叠分配到两个丛集中各个处理器，如此一来，所有CPU皆可同时运作，将系统效能提升到最高点。
由于big.LITTLE系统可经由CCI-400达到快取记忆体的一致性，因此有另一种模式能让Cortex-A15及Cortex-A7处理器同时运作并同步执行程式码，称为big.LITTLE MP，基本上可看作一种异质性多工处理模型。这是big.LITTLE系统最先进且最具弹性的模式，能跨越两个丛集调整单一执行环境。
在这种使用模式下，若执行绪有上述处理效能方面的需求，便可开启Cortex-A15处理器核心并同时透过Cortex-A7处理器核心执行任务。如果没有这方面需求，则只须开启Cortex-A7处理器，在实际应用上，不同丛集的处理器核心不一定一致，而big.LITTLE MP比较容易支援非对称的丛集。
调降低频运算多余功耗 big.LITTLE崭露头角
big.LITTLE技术之所以受到IC设计业者瞩目，原因就是一般行动工作量对效能的需求各有不同，必须找到最合适的核心处理。图5显示的是目前搭载Cortex-A9的行动装置中，两个核心在DVFS、闲置与完全关机状态下所花费时间的百分比，（a）处代表最高频率操作点；（b）处则代表最低频率操作点，介于两者之间则属中级频率。
除DVFS状态，作业系统电源管理也会使中央处理器闲置，图中（c）处代表闲置时间，当CPU闲置的时间够长，系统电源控制软体将完全关闭其中一个核心以节省耗电，图中（d）处便代表这部分。
从图5可清楚看出应用程式处理器在好几种普通工作量下，都有相当多时间处于低频率状态，在big.LITTLE系统里，系统单晶片（SoC）可利用耗能较低的Cortex-A7核心，执行最高操作频率以外的所有工作。以相同方式分析更为密集的工作量，Cortex-A7处理器对应出低于1GHz频率的机会仍然很大。 | 
