Atlys开发板FPGA Design Flow LAB4的KPSM3程序--参加年度达人
|
- UID
- 1023229
- 来自
- 中国
|
Atlys开发板FPGA Design Flow LAB4的KPSM3程序--参加年度达人
这个程序的主要目的是执行一个回送测试（loop back test），然后将“Xilinx Rules”这个字符串显示在PC上的超级终端上。
因为只能8位8位的发，所以需要写好多次。
首先是端口定义：
CONSTANT switch_in , 00 ; Switch read portCONSTANT leds_out , 01 ; LED write portCONSTANT uart_data_rx , 02 ; UART receive read portCONSTANT uart_data_tx , 03 ; UART transmit write portCONSTANT data_present , 04 ; UART stat read port, lsbCONSTANT buffer_full , 05 ; UART stat read port, lsb
其次是将对应的asiii码写入端口（58696C586E782052756C6573）
cold_start: LOAD s0, all_clear ; zero out reg s0 LOAD s1, ascii_X ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_i ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_l ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_i ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_n ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_x ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_SPACE ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_R ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_u ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_l ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_e ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_s ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_EXCLAIM ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_CR ; OUTPUT s1, uart_data_tx ; LOAD s1, ascii_LF ; OUTPUT s1, uart_data_tx ;补充：因为program.psm开头预定义了端口地址，所以这里直接用它的名字就行了，上次做的那个程序有点麻烦了，可以改成
loop: INPUT s1, switch_in ; read switch state OUTPUT s1, leds_out ; write it to leds |
|
|
|
|
|
