|
- UID
- 872339
|
关键字：Zynq OLED SPI 驱动
3 建立Zynq硬件系统和OLED IP核
Zynq的开发板ZedBoard上使用Inteltronic／Wisechip公司的OLED显示模组UG－2832HSWEG04，分辨率为128×32，是一款单色被动式显示屏，驱动电路采用所罗门科技的SSD1306芯片。具体电路如图3所示。根据原理图可知，ZedBoard开发板使用的OLED采用SPI方式控制，SPI模式使用的信号线和电源线有如下几条：
RST（RES）：硬复位OLED；
DC：命令／数据标志（0，读写命令；1，读写数据）；
SCLK：串行时钟线；
SDIN：串行数据线；
VDD：逻辑电路电源；
VBAT：DC／DC转换电路电源。
在SPI模式下，每个数据长度均为8位，在SCLK的上升沿，数据从SDIN移入到SSD1306，并且是高位在前的。
图3 OLED原理图
Zynq的硬件系统是指在PL中配置相关外设，挂载到PS中，作为PS部分的外设使用。OLED驱动主要用到6个IO口，在生成硬件系统时，只需要利用Xilinx的嵌入式工具XPS生成最小硬件系统，然后把OLED的相关引脚添加到最小硬件系统中。主要过程如下：
（1）根据芯片型号，根据XPS工具设计流程，生成Zynq的最小硬件系统。
（2）在最小硬件系统中，添加外设IPmy＿oled，把OLED的SPI引脚添加到工程中。添加一个6位寄存器，每位和SPI引脚对应。
（3）my＿oledIP核逻辑设计主要完成IP核引脚添加、端口映射和用户逻辑功能。首先要对设计的IP核添加引脚，在系统生成的MPD文件中，添加OLED的相关引脚端口和方向信息。
在MPD文件中，在PORT下添加OLED的相关引脚和方向信息，具体代码如下：
PORTDC＝" "，DIR＝O
PORTRES＝" "，DIR＝O
PORTSCLK＝" "，DIR＝O
PORTSDIN＝" "，DIR＝O
PORTVBAT＝" "，DIR＝O
PORTVDD＝" "，DIR＝O
（4）在系统生成的my＿oled.vhd文件中，用VHDL语言进行端口设计，主要进行以下两个设计。
声明IP和用户6个信号和电源的端口。代码如下：
DC ∶outstd＿logic；
RES ∶outstd＿logic；
SCLK ∶outstd＿logic；
SDIN ∶outstd＿logic；
VBAT ∶outstd＿logic；
VDD ∶outstd＿logic；
将用户端口和IP核端口进行映射，代码如下：
DC ＝＞DC，
RES ＝＞RES，
SCLK ＝＞SCLK，
SDIN ＝＞SDIN，
VBAT ＝＞VBAT，
VDD ＝＞VDD，
（5）在系统生成的user＿logic．v文件中，用Verilog语言进行逻辑设计，实现寄存器和SPI对应端口连接并实时读取，主要代码如下。其中slv＿reg0为IP核寄存器，tmp为用户定义临时寄存器，tmp的每一位和IP端口一一对应。实现把slv＿reg0寄存器低6位实时传给tmp寄存器，通过对寄存器slv＿reg0的写操作达到控制6个引脚的时序。
always＠（posedgeBus2IP＿Clk）
begin
tmp＜＝slv＿reg0［5：0］；
end
|
|
