|
- UID
- 863084
|
0 引言
视频图形阵列显示接口是微机系统使用的一种通用显示接口，广泛应用于智能控制系统中，作为系统的显示终端。对于由嵌入式微处理器构成的图像处理系统来说，采用VGA显示输出具有兼容性强、显示内容丰富的优势。同时，VGA显示接口具有结构简单、性能可靠、兼容性强、时序容易控制的特点。因此，结合FPGA的 VGA图像控制器在嵌入式的图像处理系统中有广泛的应用前景。
目前大多数计算机与外部显示设备之间都是通过模拟VGA接口连接，计算机内部以数字方式生成的显示图像信息，被显卡中的数字/模拟转换器转变为R、G、B三原色信号和行场同步信号，信号通过电缆传输到显示设备中。
1 VGA显示
常见的VGA接口的彩色显示器，一般由cRT（阴极射线管）构成，色彩由R、G、B（红：Red，绿：Green，蓝：Blue三基色组成。显示采用逐行扫描的方式进行，即当扫描完一行时，再进行下一行的扫描，直到最后一行扫描完为止。VGA接口为显示器提供两类信号，一类是数据信号，一类是控制信号。
数据信号包括红、绿、蓝信号，简称RGB信号。控制信号包括水平同步信号（HSYNC）和垂直同步信号（VsYNc）。向显示器输出不同的分辨率时，水平同步信号和垂直同步信号的频率也不同。但是水平同步信号和垂直同步信号时序分析相同，在扫描时均需要经过同步信号、同步后信号、行同步信号、同步后信号四个时段。仅以水平同步信号为例，其结构如图1所示。
VGA接口的显示器原理其实就相当于点阵，通过控制器的控制，点亮所在的行和列。所以水平同步信号是针对列像素而言的，而垂直同步信号是针对行像素而言的。
以显示800×600的图片大小为例，根据VGA的时序标准，选择6hz的刷新频率。水平同步信号的同步信号包含128个列像素，同步后沿信号为 88个列像素，同步前沿信号为40个列像素，而屏幕显示部分为800个列像素，所以一共需要1 28+88+40+800=1 056个列像素。场同步信号的同步信号包含4个行像素，同步后沿信号包含23个行像素，同步前沿信号包含1个行像素，而屏幕显示部分为600个行像素，所以一共需要4+23+l+600=628个行像素，由此，液晶显示器显示一幅800×600的图像，需要的行列像素分别为1056和628。
2 系统总体框架设计
本系统以FPGA EP2C8Q208C8为核心芯片，通过对VGA接口的控制，实现彩色图像的显示，系统结构框图如图2所示。
2.1锁相环PLL
锁相环路是一种反馈控制电路，简称锁相环（PLL），一种输出一定频率信号的振荡电路，也称为相位同步环（回路）。该回路利用使外部施加的基准信号与PLL 回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。在网络领域中，PLL用于从接收的信号中分离出时钟信号，可以通过实际电路或软件的方式实现。
由于FPGA的系统时钟为50MHz，而控制VGA的时钟为40MHz，所以在对VGA接口的控制时需要进行时钟转换，通常可以通过分频或者是调用 IP核的方式实现转换，但是由于通过自己写的分频程序假如在数据上处理不得当，容易产生毛刺，而调用quanersII软件自带的PLL内核，不仅可以做到与系统时钟同相，而且时钟稳定，能够实现对VGA时序的严格控制，与硬件电路来实现锁相环相比，调用PLJ。内核不仅可以做到操作简单，而且也节约了设计成本。
2.2存储模块ROM
只读存储（Read一0nly Memory，ROM）是一种只能读出事先所存数据的固态半导体存储器圈。在系统框图中的三个ROM均用来存储颜色信息，由于本设计中使用图片的大小为 128×128，即一共有128×128=16384个像素点，所以ROM的大小设置为16384。这里通过quanerII软件调用FPGA的ROM内核，将MATLAB提取的红、绿、蓝三基色数据经quanusII软件的处理，分别存入FPGA的ROMl、ROM2、ROM3中。在控制模块中写入 ROM的地址，在分频后的时钟控制下，将数据读到vGA的RGB三个引脚，实现液晶显示器的图片显示。
2.3 MATLAB的数据提取
MATLAB 作为强大的数据处理工具，其基本数据单位是矩阵，它的指令表达式与数学工程中常用的表达形式十分相似，故用MATLAB来解算问题要比用 c，FORTRAN等语言简捷得多。在新的版本中也加入了对C，FORTRAN，C++，JAVA的支持，可以直接调用，用户也可以将自己编写的实用程序导人MATIAB函数库中方便自己以后调用，此外许多的MATLAB爱好者都编写了一些经典的程序，用户可以直接进行下载就可以用，非常的方便。 |
|
