静态时序分析（Static Timing Analysis）基础与应用之连载（3） 连载

pengpengpang

8. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的AT。



图二十九
9.计算第2条Path终点的RT



图三十
10. 假设前级Flip-Flop的讯号由0变1，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。



图三十一
11. 假设前级Flip-Flop的讯号由1变0，计算第2条Path终点的Slack。Slack为负，因此Timing不满足。


综合10和11，第2条Path的Timing不满足，其Slack为-3。



图三十二
12. 假设前级Flip-Flop的讯号由0变1，计算第3条Path终点的AT。



图三十三
13. 假设前级Flip-Flop的讯号由1变0，计算第3条Path终点的AT。



图三十四
14. 计算第3条Path终点的RT



图三十五
15.假设前级Flip-Flop的讯号由0变1，计算第3条Path终点的Slack。Slack为负，因此Timing不满足。



图三十六
16. 假设前级Flip-Flop的讯号由1变0，计算第3条Path终点的Slack。Slack为负，因此Timing不满足。


综合15和16，第3条Path Timing不符合规格，其Slack为-4。



图三十七
综合上述分析结果，此电路的时序不符合规格，其Critical Path是Path3，Slack为-4。
总结
本文先对STA的概念做概念性的介绍，在下集的文章中，将对STA在实际IC设计流程中的应用举一范例说明，请各位拭目以待。