如何在赛灵思ISE中修改自己的IP？ generate, 文件夹, 如何

pengpengpang

如何在EDK中使用自己的 IP核呢？ 这是很多人梦寐以求的事情。然而在EDK以及ISE的各种文档中对此却遮遮掩掩，欲语还休。
在以往的设计中，无论是简单的IPIF，还是要在EDK中开放的IP核中增加自己的一些修改。曾经很是苦恼！
最近却有意外的收获。
无论你加入一个EDK IP核还是一个 core generate 都会找到一个 data的文件夹例如：C:\Xilinx\12.1\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\xps_central_dma_v2_01_c\data
在该文件夹中会有一个重要的文件。xps_central_dma_v2_1_0.mpd,xps_central_dma_v2_1_0.pao.
这两个文件的作用在于，对外部端口做了定义，其次对编译的文件，编译的顺序做了规定。可是当你修改的时候需要嵌入一个FIFO，DSP时该怎么办呢？我们知道这些核的存在形式往往是ngc或者edn等。这是后就要归功于一个bdd文件了。例如plbv46_pcie_v2_1_0.bbd。其内容如下：
################################################################################
##
## Copyright (c) 1995-2002 Xilinx, Inc. All rights reserved.
##
## opb_pci.bbd
##
## Black Box Definition
##
################################################################################
Files
afifo_16x136.ngc, dpram_36_512.ngc, dpram_36_512_32.ngc, dpram_36_1024.ngc, dpram_136_512.ngc, dpram_70_512.ngc, fifo_37x512.ngc, fifo_37x512_32.ngc, fifo_136x16.ngc, fifo_136x512.ngc, fifo_70x16.ngc, fifo_70x512.ngc, fifo_72x512.ngc, fifo_70x32.ngc, fifo_71x512.ngc
这就说明在PCIE中用了这么多的"核"。其次，还要注意的一点是devl 文件夹。往往生成IP核的时候会产生这么一个文件夹。这个文件里面是一个ISE工程。其实ISE早就为你准备好了，只是没有明确告诉你而已。 正确的利用这个工程吧。你会得到惊喜的。