基于FPGA的多路CameraLink数据的WDM光传输

porereading

一、系统总体介绍
本系统是基于FPGA的多路CameraLink数据的单光纤传输设计，由于FPGA的开发成本低廉，升级方便所以成为该系统设计的选择。

图像光纤传输系统主要由并转串系统和串转并系统组成，系统组成的框图如图1.1所示。

并转串系统将两台CCD的并行图像数据转换为串行光信号，经光纤传输后发给串转并系统，串转并系统将光信号再恢复成两台CCD的并行图像数据。光纤上传输的图像数据速率在1.4G-2.8G内可调。

  

图1.1系统组成的框图

二、系统工作原理和组成
基于成本和实现难度的考虑，主要的工作原理是采用电路并串变换+光波分复用（WDM）的方式实现超大容量数据合成，完成数据通过一根光纤传输的功能。也就是先将每一组Camera link 数据进行并串变化，形成一路串行信号，之后通过WDM技术将各路串行信号的各个波长通过光路合成到一根光纤当中，经过传输后（主要是经过光纤），在接收端还原成各个波长，经过处理后恢复出原始信号。

系统基本组成如下图所示。两个可以full配置的CCD摄像头分别通过两条26芯标准电缆将图像数据传给本系统。每个Camera Link数据组X、Y和Z分别通过接口进入系统，并完成并串转换、电光转换、合波等，最后统一到一根光纤。经过光纤传输后，再由接收部分经过分波器、光电转换、串并变换和输出接口后，恢复为同从CCD接收到的原始数据完全相同的格式，再通过四条26芯标准电缆将数据输出给下级处理设备。



图2.1 系统组成框图

三、实现方案
3.1总体思路

图3.1 系统方案框图

系统采用电路串并变换+光波分复用（WDM）的方式实现超大容量数据合成的方式，完成数据通过一根光纤传输。系统的构成如图3.1所示。

系统分为发送部分单元和接收部分单元。发送部分单元和接受部分单元又各分为高速部分模块和低速部分模块两部分。高速部分模块独立完成数据的串化、解串化工作；低速部分模块完成相关数据和控制信号的处理。

发送部分单元高速电路完成六路Camera link 总线（两个CCD full配置的数据量）的串化，把每一路camera link 总线的数据串化后，送入激光器变成光信号，再用波分复用的形式通过一根光纤传送出去。发送部分总体框图如图3.2所示。

图3.2 发送总体框图

接收部分单元高速电路完成六路camera link 总线 （两个 CCD full配置的数据量）的解串工作，首先通过波分解复用系统分出每一路camera link 总线的数据，然后再把每一路串化的camera link 数据解串，恢复成标准的并行信号。接收部分总体框图如图3.3所示。

图3.3 接收总体框图