1目标和背景
1.1项目目标
大规模科学问题对数学算法运算速度的追求是无止境的，因此需要探索更快速的方法。目前基于FPGA技术的可重构高性能计算系统已经成为研究热点，把数学算法转换成硬件逻辑在FPGA中运行是一个好办法，但数学算法转换为硬件逻辑的过程复杂，而且受限于硬件电路规模，并不是所有的数学算法都适合转换为硬件逻辑。且其存在的一个普遍的问题就是用户应用编程难度较大，且软件专用、价格昂贵。
本项目的研究目标是探索和建立图形化数学算法向硬件转换的理论方法，研究开发数学算法向硬件逻辑转换的工具，与科学计算软件相结合建立起基于FPGA阵列的科学计算平台原型。研究目标结构流程如下：
系统目标结构和流程
FPGA 为各种高速算法的实现提供了一个很好的平台，但是同样引申出的问题是如何快速有效的建立这些算法。在数学中最常用的算法表示是流程图形式，因此本研究针对如何把数学流程图算法转换成为硬件逻辑以及建立其原型系统进行研究，计划建立起一个在数学算法的建立和运算中对用户屏蔽EDA软件层，使得各种层次用户均可透明的使用FGPA计算系统，而不用关心硬件和硬件部署、接口的各个细节，实现PC-FPGA科学计算的原型系统。
1.2应用背景
大规模科学问题对数学算法运算速度的追求是无止境的，因此需要探索更快速的方法。目前基于FPGA技术的可重构高性能计算系统已经成为研究热点，把数学算法转换成硬件逻辑在FPGA中运行是一个好办法，但数学算法转换为硬件逻辑的过程复杂，而且受限于硬件电路规模，并不是所有的数学算法都适合转换为硬件逻辑。且其存在的一个普遍的问题就是用户应用编程难度较大，且软件专用、价格昂贵。
FPGA 为各种高速算法的实现提供了一个很好的平台，但是同样引申出的问题是如何快速有效的建立这些算法。在数学中最常用的算法表示是流程图形式，因此本研究针对如何把数学流程图算法转换成为硬件逻辑以及建立其原型系统进行研究，计划建立起一个在数学算法的建立和运算中对用户屏蔽EDA软件层，使得各种层次用户均可透明的使用FGPA计算系统，而不用关心硬件和硬件部署、接口的各个细节，实现PC-FPGA科学计算的原型系统。
FPGA (现场可编程门阵列)是一种具有大规模可编程门阵列的器件,不仅具有专用集成电路(ASIC)快速的特点,更具有很好的系统实现的灵活性。FPGA可通过开发工具实现在线编程。与CPLD (复杂可编程逻辑器件)相比, FPGA属寄存器丰富型结构,更加适合于完成时序逻辑控制。FPGA提供大量的并行资源，在硬件中只需要几个时钟周期就可以执行完函数功能，而顺序操作的处理器则需要成百上千的时钟周期。由于只需要很少的时钟周期，FPGA即使采用较慢的时钟，也能够提升性能。减小时钟速率可以降低功耗，因此，FPGA协处理器的功耗效率远远大于处理器。利用当今高性能FPGA(例如，Altera的Stratix III系列FPGA)的结构和资源优势，大量的应用软件都可以采用硬件加速协处理器，大大提升性能，如表所示。相对于只采用处理器的应用，基于FPGA的协处理器在实际应用中运算执行速度提高了10倍，速度提高100倍也是很常见的。
FPGA硬件加速列表
注：上表来自 Altera公司.利用FPGA加速实现高性能计算 [j]电子产品世界
可重构计算(Reconfigurable Computing，RC)，简单地说，就是利用FPGA逻辑实现计算任务。有些文献把它称为自适应计算(Adaptive Computing)，也有的文献把它称为FPGA定制计算(Custom Computing)。可重构计算的概念早在20世纪60年代就已提出。在通用微处理器上也运用了这一思想，如组件就是利用多路选择器来实现功能的变化，而这些组件一般与计算结构不发生直接联系。目前，可重构计算已有较大发展，主要目标是希望通过硬件可编程，来自适应计算任务的需求，以期达到最佳性能；而且这种硬件结构的变化，能实时地适应计算任务要求的变化。可重构计算的底层技术是FPGA编程技术,可重构计算的优点是硬件设计的实现基于软件的灵活性，并且保持了传统的基于硬件方法的执行速度。其体系结构可变的特点，很好地适应了实际应用中的多元化需求。 | 
