首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 一种基于DSP的MIMO系统空时编码盲识别方法
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
一种基于DSP的MIMO系统空时编码盲识别方法
发短消息
加为好友
porereading
当前离线
UID
863084
帖子
7183
精华
0
积分
3592
阅读权限
90
在线时间
209 小时
注册时间
2011-11-30
最后登录
2019-8-28
论坛元老
UID
863084
1
#
打印
字体大小:
t
T
porereading
发表于 2014-12-10 22:38
|
只看该作者
一种基于DSP的MIMO系统空时编码盲识别方法
识别方法
,
技术
,
价值
,
领域
,
通信
,
识别方法
,
技术
,
价值
,
领域
,
通信
空时编码(Space—Time Block Coding,STBC)是达到或接近MIMO无线信道容量的一种有效的编码方式。空时编码方式的盲识别是通信对抗领域需迫切研究的领域,其能够为MIMO系统对抗技术提供基础和技术支撑,具有重要的研究价值。
时滞相关算法是根据不同空时编码的相关矩阵在不同时延统计下的差异性,采用逐级对比,实现对空时编码方式的盲识别。拥有计算精度高,抗频偏效果好等优点。文中提出一种基于ADI公司DSP芯片TigerSHARCTS201S的空时编码盲识别方案设计和实现。
1系统硬件设计
1.1系统硬件框图
系统硬件框图如图1所示。由信号处理、信号采集、电源、时钟4部分构成,信号采集由CPLD和ADC组成,负责完成A/D转换,信号处理由TS201S芯片及其外设组成,用于存储A/D采样的数据,并进行空时码盲识别运算处理。电源模块为其他所有模块提供正常工作所需的电压,时钟模块中由晶振和倍频芯片组成,提供系统所需时钟。
图1 系统硬件框图
系统工作时,设备首先通电初始化,从Flash中载入用户应用程序,继而通过CPLD控制ADC进行数据采集,并利用DMA中断方式读取数据并进行编码识别运算。
1.2 TigerSHARC TS201S简介
TigerSHARC TS201S兼有ASIC和FPGA的信号处理性能和指令集处理器的高度可编程性与灵活性,适用于高性能、大存储量的信号处理与图像应用。
TS201S内部分为DSP核和I/O接口两部分,通过4条总线传输数据、地址和控制信息。并提供完全可中断的编程模式,支持汇编和C/C++语言编程,32/40位的浮点运算及最高64位的定点运算。在600 MHz时钟速率下,可达到每秒48亿次乘加运算。
1.3电源、时钟和总线方案设计
TS201S和AD7864对电源的要求较高,以TS201S内核时钟500 MHz为例,4个电源VDD、VDD_A、VDD_IO、VDD_DRAM的精度要求控制在5%以内。因此系统中的电源芯片采用了,其精度可达1%.
时钟模块中,晶振产生27 MHz时钟通过倍频芯片得到54 MHz时钟后进入CPLD,一方面作为TS201S的系统时钟SCLK,另一方面在CPLD内12分频后作为AD7864的工作时钟信号AD_CLK.为防止其对系统电源产生耦合干扰,晶振和倍频芯片的电源与本板电源之间要用电感或磁珠进行隔离。
在系统总线负载较重的情况下,设计不当会限制总线只能在低频下工作甚至无法读取数据。由于环形结构上任一负载的变化均会影响到其他负载的工作,设计中采用了星形总线结构,如图2所示。
图2 星形总线结构
1.4信号采集方案设计
信号采集模块由CPLD和两片ADC组成,A/D转换芯片采用AD公司生产的AD7864,其转换精度12位,最高吞吐量520 ksample.s-1,转换时间最快为1.65μs,采样保持0.35μs,此外其单电源和低功耗特性最低可达20 Uw,其能够满足系统的要求,简化硬件设计。
信号采集前,需对AD7864的一些输入引脚进行配置,南Alterta公司的CPLD产品MAX3256完成。如图3所示,CONVST为使能输入引脚,置位高可控制AD7864启动。CS为片选信号,低电平有效。RD为读使能,低电平有效,当CS有效且RD为低,才允许AD7864输出转换结果,此时WR必须为高。引脚SL1~SL4是AD7864的通道选择输入引脚,高电平有效。H/S SEL为高时表示将通过软件方式来选择A/D转换通道,反之表示硬件选择。当转换结束后,EOC引脚输入低电平。
图3 信号采集
AD7864采用分时输出方式,采样信号来自TS201S的定时/计数器,每次计数器满时TMROE引脚会产生4个总线时钟的高电平,CPLD中对此信号做反向后作为AD7864的CONVST信号,在数据传输中,片1占低位数据线,片2占高位数据线,分时可防止总线冲突。
1.5显示方案设计
系统采用FLAG PIN外接LED做为进度显示,DSP在执行到不同的处理进度时通过改变FLAG PIN口的电平控制对应的LED导通,以指示当前数据分析的步骤。图4为外接LED的连接图,每个FLAG PIN上的LED均不影响其他FLAG PIN接口,在LED后使用了一个上拉电阻接VCC.
图4 为外接LED的连接图
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
ARM
MCU 单片机技术
电源与功率管理
PCB综合技术
医疗电子
工业控制
微波在线
在线座谈交流区
模拟电路
DSP技术
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议