首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
测试测量
» 采用电磁场仿真和测量技术快速定位电源/地阻抗存在的问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
采用电磁场仿真和测量技术快速定位电源/地阻抗存在的问题
发短消息
加为好友
Bazinga
当前离线
UID
1023230
帖子
5213
精华
0
积分
2607
阅读权限
70
在线时间
158 小时
注册时间
2013-12-20
最后登录
2015-10-22
金牌会员
UID
1023230
1
#
打印
字体大小:
t
T
Bazinga
发表于 2015-1-8 18:43
|
只看该作者
采用电磁场仿真和测量技术快速定位电源/地阻抗存在的问题
设计工程师
,
电磁场
,
电路板
,
元器件
,
测量
电源与地之间的输入阻抗是衡量电源供电系统特性的一个重要的指标,影响电源供电系统特性的因素有:PCB的分层、电路板的布线、电源/地平面的形状、元器件的布局、过孔和引脚的分布、IC的工作频率等等因素。为了降低电源与地之间的阻抗,应遵循以下一些设计准则: 1. 降低电源和地板层之间的间距; 2. 增大平板的尺寸; 3. 提高填充介质的介电常数; 4. 采用多对电源和地层。对于设计工程师来说,测量电源与地之间阻抗的一个重要应用就是:优化板上去耦电容的放置。
去耦电容的主要作用是抑制电路板本身特有的谐振以减少噪声,同时,由于EMI或噪声分布通常与整个电路板上各个区域电源/地阻抗的分布有着密切的关系,控制电源与地之间的阻抗,是降低电路板的辐射以控制EMI问题的重要举措之一。这里面包含两方面的课题:1. 如何确定去耦电容的位置;2. 如何确定去耦电容的具体数值。
图1 电源/地平面的模型结构
传统的电源/地阻抗测量方法之一就是利用矢量分析仪来判断电路板布局布线中存在的电源/地阻抗问题。这种方法存在的主要问题是:电路板必须设计制造出来并安装好元器件,一旦发现诸如EMI或噪声超标之类的系统设计问题,返工重新设计电路板的可能性就比较大。此外,利用该方法测量电源/地阻抗花费的时间较长、去耦电容的定位精度不够、需要反复试验才能最终优化去耦电容的布局。
另一方面,建立在经验基础上的去耦电容设计规则,一般要求:
*电源输入端跨接一个10~100mF的电解电容器;
*为每个集成电路芯片配置一个0.01mF的陶瓷电容器;
经验规则存在的重要问题之一是有可能过多地添加去耦电容。
出于缩短上市时间和降低成本的考虑,系统制造商需要更为快速的方法,来观测电路板系统上存在较大的电源/地阻抗的区域,并精确地优化去耦电容的布局和设置,为此,本文着重介绍电磁场仿真和测量工具在定位较大电源/地阻抗点中的应用及其发展趋势。
仿真工具:“零成本”定位电源/地阻抗设计问题
在许多文献中,采用有效电感来模拟电源和地平面的电特性。在低频时的有效电感模型(图1a)并没有考虑在电源和地平面中波的传播和谐振,因此,它不适合于模拟高速封装结构,模拟的结果也不精确。线天线模型(图1b)是电源和地平面结构的另一种近似。该方法能够处理波的传播和通孔的相互作用,但是对于复杂的结构需要很长的计算时间,此外,要将这个频域技术与时域电路仿真器直接连接起来也不方便。许多公司在电路仿真器中采用流行的2D电容/电感网格模型来模拟电源和地平面(图1c)。采用这种方法,导电平面被分为小的单元,每个单元由单元中的电容和电感来模拟。这种方法的主要优点是它适合于瞬态SPICE类型电路的仿真。
对电源/地建模的目标是压缩电源/地噪声、优化去耦电容布局并选择正确的去耦电容数值。这个过程中选择的EDA工具必须具备下列基本组成部分:
(1) 可以提取传输线的RLGC矩阵的2D场求解工具;
(2) 有损传输线仿真器;
(3) 用于绑定线、通孔、金属平面的3D场求解工具;
(4) IC、驱动电路和接收器的行为模型。
例如,利用Sigrity 公司的SI仿真工具,并通过一系列“what-if”仿真,可以确定恰当的耦合电容值。图2所示为4层电路板,各层分别为信号、电源、地和信号,芯片位于电路板的中央。图3所示为10ns内电源面和地面之间噪声电压历史峰值的空间分布。从图4很容易识别电源和板上去耦电容的位置。此外,还可以看到:上角显示存在很大的电源/地噪声波动,而那里正是时钟线通孔所在的位置。显然,当时钟线从顶层向底层转换时,电源和地之间的转换孔耦合了电源/地噪声。图5表明:时钟线通孔位于同步开关噪声的热点。
图2 同步开关输出期间电路板上存在问题的时钟网络
压缩耦合噪声的方案很简单。在电路板上角的时钟通孔附近安装一个去耦电容,该处的电源/地噪声就降低了,时钟线上的感应耦合噪声也降低到噪声门限之下。
一般地说,通过高精度建模计算并全波电磁场求解方法,例如三维有限差分时域(FDTD)方法或有限元方法(FEM),原则上总能够优化整个电路板的去耦电容的布局,因此,是EDA行业发展的一个方向。
例如,Ansoft公司最新推出的NEXXIM作为新一代的时域和频域电路仿真工具,具备对超复杂和大规模的射频和模数混合电路进行时域和频域精确并快速混合仿真的能力。利用其独特的电磁场仿真模型,可以对传统仿真无法圆满解决的特殊器件进行精确建模,如一些特殊的非线性器件和变压器(包括不对称和各种抽头变压器)等。同时,以其强大的仿真能力,支持目前日益复杂的系统及仿真。
安捷伦业已把它的EDA系列产品扩展到包括完整的3D电磁场(EM)仿真,包括与电路布局的直接链接及协同仿真能力。
图3 在1.5ns电源和地面之间的空间噪声分布
Juniper Networks公司的Flomerics FLO/EMC为仿真电子设备内部或周围的电磁感应提供了一个分析环境,该软件不同于通用的电磁仿真软件,它采用Transmission Line Matrix (TLM, 传输线矩阵)方法来解麦克斯韦方程,可对EMC仿真发挥出最大优势。TLM方法实现了在一个仿真周期中,有用信号的所有频率通过一次运算就可获得系统的全部宽带响应,它对EMC分析的贡献在于可能的响应和辐射变化的频谱范围很宽。此外,TLM方法建立了等效传输线矩阵,并可以直接解出了它们的电压和电流,从而精确地预知了电磁辐射的频率和位置。
图4 在10ns内电源和地面之间的峰值噪声电压的空间分布
采用仿真工具的最大好处是:在电路板和系统设计完成之前,通过仿真发现系统设计中存在的EMI问题,并有可能快速优化去耦电容的布局和设置,从而以“零成本”完成系统的初步设计。
利用电磁场测量工具快速观测电源/地阻抗设计问题
高速PCB分析和仿真设计工具,可以帮助工程师在预知电磁辐射的频率和位置方面解决一些问题,但是,要精确仿真EMC问题,就必须用SPICE模型,目前几乎所有的ASIC都不能提供SPICE模型,而如果没有SPICE模型,EMC仿真是无法把器件本身的辐射考虑在内的(器件的辐射比传输线的辐射大得多)。另外,仿真工具往往要在精度和仿真时间上进行折中,精度相对较高的,需要的计算时间很长,而仿真速度快的工具,其精度又很低。因此,用这些工具进行仿真,不能完全发现高速PCB设计存在的 EMI和电源/地阻抗超标等问题。
图5 在通孔处,时钟树受到同步开关噪声的影响
在各种电磁辐射测量方法中,常采用近场扫描测量方法。近场扫描原理的测量主要在活性近场区域进行,DUT上发出的辐射信号大部分被耦合到磁场探头上,少量能量扩散到自由空间。磁场探头耦合了近H场的磁通线以及PCB上的电流,另外它也获取一些近E场的微量成分。大部分PCB活性近场区域能量都包含在近磁场中。容向科技的Emscan扫描系统就适合于对这些PCB的近场诊断。
Emscan测量可以得出下列非常重要的信息:干扰产生点、干扰分布、覆盖大区域的干扰传导路径、干扰所在PCB区域以及内部结构或临近I/O模块间的耦合等,还可以看到数字电路和模拟电路分开的效果。
此外,Emscan具有频谱扫描功能和空间扫描功能。频谱扫描的好处在于可以让工程师对DUT产生的频谱有一个大致的认识:有多少个频率分量,每个频率分量的幅度大致是多少。空间扫描的结果,是针对一个频率点的,是一张以颜色代表幅度的地形图,工程师能实时看清PCB产生的某个频率点的动态的电磁场分布情况,从而对去耦电容的布局、参数选择做出优化。因此,利用电磁场测量工具观测电源/地阻抗设计问题也是目前行业发展的趋势之一。
收藏
分享
评分
the king of nerds
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议