首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

确保Virtex-5 DDR2 存储器接口的信号完整性

确保Virtex-5 DDR2 存储器接口的信号完整性

作者:David Banas
Xilinx 公司高级应用工程师
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门,包括关于首选电路拓扑的快速指南,以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外,本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果。

附件大小确保Virtex-5 DDR2 存储器接口的信号完整性297.67 KB
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表