基于SystemVerilog语言的验证方法学（9） elements, 接口, 通道, 用户, 元素

yuyang911220

vmm_xvc_manager类相对xvc_manager还提供了几个附加元素（elements），包括控制行为知晓（notificationsto controlcations），一个预定义的命令文件结构，一个包括行为控制，事件控制，中断，执行，日志的命令格式。因为这个命令文件描述测试情节，因而不需要重新编译测试平台或者DUT运行不同情节。用户可以根据需要重用或调整命令文件。

       xvc_xactor基类用于实现XVC-compliant事务，它来源于vmm_xactor类，同时附加了其他一些特点，包括trace日志；用于中断的另一个输入通道；一个notificationservice接口。最后，xvc_action基类用于定义它们产生的命令和行为。

       4.2.4 软件测试架构
       在一些系统验证架构中嵌入式软件验证是一个重要组成部分。此架构中通常是一个主处理器主导应用数据同时控制memory及外围设备。对于一个包含有CPU或DSP系统设计系统级测试来说，需要有一个用于支持测试软件执行的验证环境。此环境能支持整个系统执行，软件应用以及DSP控制算法正常运行。

       System verilogVMM定义了一个软件测试环境，用于补充本书以及之前系列文章中描述的以硬件为中心的验证平台结构。此环境可用于替代一个以CPU为核心的系统设计。这样系统级验证能够在真正运行一个设计系统之前就引入。验证环境中XVC被引入与软件测试架构协同工作。这样同时进行外部和软件内部仿真，同时产生符合硬件，软件验证需求相关系统条件。

       SystemVerilogVMM定义了一个C库，用于执行一个VMM-compliant软件验证环境及测试。这个库包含元素有：

       系统描述：外围设备描述阵列。
       测试行为：宏，具体外设的测试行为规范支持的申明。
       低级别服务：信息打印功能，测试执行所需软件验证环境的确认，跳过在此环境中不能执行的测试，访问memory映射寄存器，系统资源管理，缓存管理，中断控制，随机数产生，确定断言，提供软件XVC连接性。

       4.3 小结
       当与一个合适方法相结合，SystemVerilog提供了建立一个完整RTL以及系统级（ESL）验证环境需要的所有结构及特性。同时完全支持与SystemC或与一个以C为基础的软件测试环境交互。此书对经验证过的验证方法学，以及用于加快项目间应用模块库建立进行了完整描述。