针对 Spartan-3E FT256 BGA 封装的四层和六层高速 PCB 设计 设计工程师, 读者, 信息, 影响

porereading

概述：
         本应用指南针对 FT256 1 mm BGA 封装的 Spartan™-3E [url=link:FPGA|0]FPGA[/url]，讨论了低成本、四至六层、大批量印刷电路板 ([url=linkCB|0]PCB[/url]) 的布局问题，同时探讨高速信号和信号完整性 (SI) 因素对低层数 PCB 布局的影响。本应用指南的读者为设计工程师、管理人员和 PCB 布局人员，他们对与 SI 相关的设计问题应当已经有所了解。本应用指南主要讲述 FT256 封装的 Spartan-3E 器件，但这些信息也适用于同等的 FG256 封装，其中包含的通用指南可用于优化其他器件和封装的电路板布局。

         左右 PCB 成本的主要因素有两个：制造能力和产量。设计低成本 PCB 的规则取决于 PCB 生产设备能按最低价格制造出什么。这一现实情况还决定着在既保持低成本又适于大批量制造的电路中可实现的 PCB 层数。遗憾的是，市场对增加可编程逻辑的封装引脚数的需求意味着更小的形状因数，因此加大了对 PCB 布局成本的压力。尽管如此，如果使用 FT256 1 mm 球栅阵列(BGA) 封装的 Spartan-3E FPGA，仍然能以尽量低的成本设计出四层电路板。

         如果用外来设计规则（如 1 mils 迹线与间隔）设计电路板，则可选的制造方案有限，且成本高昂。一密耳即千分之一英寸，亦称一英毫，等于 0.0254 毫米。某些北美厂家或许能够用这些规则制造电路板，但将此种 PCB 制造工艺搬到亚洲的主流生产设备上却不大可能大幅度降低成本。随着产量的提高，有更多厂家乐于制造电路板以降低成本，但是，达到可接受的成本所需的时间可能比产品的寿命还要长。本应用指南即针对这一情况提出能改进制造方案和降低成本的一些解决办法。