首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Vivado+Zedboard之ARM_BTN8_LD9(二)

Vivado+Zedboard之ARM_BTN8_LD9(二)

下面是硬件部分~


1.2硬件设计


新建工程的界面如下:



1.       单击Create Block Design,创建并添加IP核;






2.输入工程名led,单击OK;





3.等待软件Create Block Design,创建完成后的界面如下:


4. Add IP,一般会提示This design is empty. To get started, Add IP from the catalog,单击

Add IP会出现IP的目录,如果此处没有提示,可以单击Diagram左边框的Add IP添加;






5. 在目录Search中输入ZYNQ7 Processing System;






6.双击ZYNQ7 Processing System完成IP核的添加;






7.等待软件Add IP,添加完成后的界面如下:






8.单击Run Block Automation;





9.单击processing_system7_0;




10.单击OK;






11.等待软件运行,运行后的界面为:






12.下面需要对使用的外设进行配置,双击ZYNQ7 Processing System核






13.等待软件运行,运行后的界面为:






14.单击左侧对应内容进行接口配置(这里我们选择的是与PS直接相连的BTN8和LD9,查看原理图可以知道,BTN8和PS的MIO_50相连,LD9和PS的MIO_07相连,并且均为GPIO口,因此在配置时,我们只勾选MIO_GPIO,其他的外设均不需勾选):






在Clock Configuration中点击PL Fabric Clocks然后不勾选FCLK_CLK0





在 PS-PL Configuration 中点击GP Master AXI 然后不勾选M AXI GP0.
在 General中点击 Enable Clock Resets 然后不勾选 FCLK_RESET0_N.  





15.单击OK完成配置;
16.生成的IP核如下,单击File选择Save Block Design保存设计(也可以直接Ctrl+S






返回列表