Spartan FPGA数字时钟管理模块(DCM)使用说明-4
- UID
- 852722
|
Spartan FPGA数字时钟管理模块(DCM)使用说明-4
Spartan-3 DCM的兼容性
S3 的DCM和 Virtex-II 以及Pro的DCM 功能基本相同。但是S3 DCM的技术属于3代技术,因此在抗噪性能、相移能力方面有进一步提高。(客观的说,对我们的普通应用,不是特别重要。)
但是和Spartan-2系列相比,有很大改进。S2系列不叫DCM叫DLL,可见DFS和PS等功能完全是新加入的,所以S2系列其实除了二倍频几乎没有倍频和分频能力。从这点来讲,S3真的是用起来很爽了。
DCM 输入时钟的限制
和所有物理器件一样,DCM的工作范围也是受限的。由于DLL和DFS的要求各不相同,因此DCM的输入频率的限制也视乎是否同时使用DLL和DFS还是单独使用其中之一。如果同时使用,则取限制较严格者作为整个DCM系统的限制。我们来看两者的独立限制。
呵呵,这部分内容不用记哦,需要的时候查一下软件或者手册就可以了。只要明白“CLKIN输入频率有限制,而且DLL、DFS同时使用时取其严格者” 这些道理就可以了。
除了时钟限制之外,对于时钟的质量也有一定限制,主要有3个:
1. CLKIN Cycle-To-Cycle Jitter:约束了前后两个CLKIN周期的差异;
2. CLKIN Period Jitter:约束了100万个Cycle中最大周期和最小周期之间的差异;
3. CLKFB Path Delay Variation:约束了从外部进来的反馈回路的延迟波动,这种延迟波动在概念上其实和Jitter如出一辙。
具体数值请查手册,知道有这么回事就可以了。 |
|
|
|
|
|