CY7C68013 Slave FIFO及PCB设计 程序, 接口, 开发, 乒乓, 通信

yuyang911220

1.1.1. 68013 Slave FIFO模式介绍        对于CY7C68013的通信接口而言，最主要的有GPIF与Slave FIFO。Slave FIFO模式是FX2最常用的模式。芯片工作于Slave FIFO模式下，该芯片就像一个USB FIFO。一端接USB口，另外一端就是一个简单的FIFO接口。USB的数据直接从上位机传递到该FIFO中，用户可以直接用现成的驱动程序和固件程序进行开发，省去了很多熟悉USB协议和驱动开发的工作。Slave FIFO通过内部的FIFO乒乓操作，实现数据的实时传输。其框图如下：
       
        在Slave FIFO模式，68013与处理器只需要如下一个信号的链接，通过简单的片选，写入/读取实现，别可以实现数据的双向通信。
       
        如下图所示，列出了68013 56脚封装的引脚。在后续的开发中，我们主要会用到Slave FIFO这个模式，因此关心Slave列表中的相关引脚。
       
        Slave FIFO模式的CY7C68013 引脚配置及介绍如下：。       
                                                                                                                                                                                                                                                                                                                                       

序号	引脚	定义	功能
1
2	IFCLK	USB_IFCLK	最大48MHz，同步或者异步
3	SLCS/FLAGD	USB_CS#	片选使能信号，低有效
4	SLRD	USB_RD#	读取使能信号，低有效
5	SLWR	USB_WR#	写入使能信号，低有效
6	SLOE	USE_OE#	输出使能信号，低为输出
7	PKTEND	USB_PKTEND	包传输，暂时没用到
8	FIFOADDR[1：0]	USB_ADDR[1:0]	FIFO地址选择
9	FLAGA/CTL0
10	FLAGB/CTL1	USB_FULL	输出，设置为低有效，FPGA捕获
11	FLAGC/CTL2	USB_EMPTY	输出，设置为低有效，FPGA捕获
12	FD[15:0]	USB_D[15:0]	USB数据总线，可设置为8Bit或者16Bit模式