首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

怎样用最小的代价降低MOS的失效率?

怎样用最小的代价降低MOS的失效率?

在高端MOS的栅极驱动电路中,自举电路因技术简单、成本低廉得到了广泛的应用。然而在实际应用中,MOS常莫名其妙的失效,有时还伴随着驱动IC的损坏。如何破?一个合适的电阻就可搞定问题。
  【问题分析】

  


  上图为典型的半桥自举驱动电路,由于寄生电感的存在,在高端MOS关闭后,低端MOS的体二极管钳位之前,寄生电感通过低端二极管进行续流,导致VS端产生负压,且负压的大小与寄生电感与成正比关系。该负压会把驱动的电位拉到负电位,导致驱动电路异常,还可能让自举电容过充电导致驱动电路或者栅极损坏。由于IC的驱动端通常都有寄生二极管,当瞬间的大电流流过驱动口的二极管时,很可能引发寄生SCR闭锁效应,导致驱动电路彻底损坏。
  【解决方法】

  


  如上图所示,在自举驱动芯片VS端与Q1的源极之间增加一个电阻Rvs,该电阻不仅是自举限流电阻,同时还是导通电阻和关断电阻。由于占空比受自举电容影响,该电阻值一般不能取得较大,推荐值为3~10Ω较为适宜。电阻和自举电容的容值与其充电时间可以由以下公式得出:
  
  其中C是自举电容容值,D为最大占空比。
  致远电子的PV系列光伏电源,内部的MOS驱动技术就帮助此款产品解决了很多高端MOS的疑难怪症,最终成就了产品的高可靠性。200~1200VDC超宽输入电压范围,长寿命、高效率、低纹波噪声、高可靠性等特点。

  


  【延伸阅读】
  对于减小高端MOS驱动的寄生振荡,除通过增加驱动端的电阻发挥作用外,在印制电路板的设计中,还可注意以下一些细节,将寄生振荡降到最低。如:自举二极管应紧靠自举电容,功率布线尽量短且走线圆滑,直插器件应紧贴PCB以减小寄生电感等。
返回列表