TMS320LF2407基于增强的哈佛结构,是地址线和数据线分离的微处理器,对晶振倍频后,频率高达40MHz。而SJA1000的地址线和数据线复用,增加了D S P与SJA1000之间读写数据的难度,这也是本系统设计的难点。常规的设计方式是在DSP与SJA1000之间加一个电平转换双向缓冲驱动,其结构框图如图1所示。按这种方式设计的电路,当对SJA1000进行读写操作时,先配置DSP的I/O端口,将ALE拉高,锁存地址,然后通过DSP的I/O端口将CS和RD(WR)拉低,进行读(写)数据,最后拉高RD(WR)和CS。按此方式每次读写SJA1000寄存器中的值,均需通过程序对ALE、CS和RD(WR)信号进行设置,增加了程序源代码。如果控制器的闪存空间比较紧张,采取这种硬件连接方式显然是不可取的。而且,为使状态寄存器的状态位读写正确,CAN报文读写时需在程序中加一定延时,这将影响电池管理系统的实时性。