首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 基于DSP Builder的DDS设计及其FPGA实现
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
基于DSP Builder的DDS设计及其FPGA实现
发短消息
加为好友
pengpengpang
(pengpengpang)
当前离线
UID
1023229
帖子
6106
精华
0
积分
3055
阅读权限
90
来自
中国
在线时间
156 小时
注册时间
2013-12-20
最后登录
2016-7-3
论坛元老
UID
1023229
来自
中国
1
#
打印
字体大小:
t
T
pengpengpang
发表于 2015-5-30 20:59
|
只看该作者
基于DSP Builder的DDS设计及其FPGA实现
工作原理
,
分辨率
,
合成器
,
规模
,
技术
直接数字合成器,是采用数字技术的一种新型频率合成技术,他通过控制频率、相位增量的步长,产生各种不同频率的信号。他具有一系列的优点;较高的频率分辨率;可以实现快速的频率切换;在频率改变时能够保持相位的连续;很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑芯片实现DDS[1],专用的DDS芯片产生的信号波形、功能和控制方式固定,常不能满足具体需要[2]。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点,并且开发周期短,易于升级,因为非常适合用于实现DDS。
1 DDS的工作原理
DDS的结构原理图如图1所示,DDS以数控振荡器的方式,产生频率、相位和幅度可控的正弦波[3]。电路包括了相位累加器、相位调制器、正弦ROM查找表、基准时钟源、D/A转换器等组成。其中前三者是DDS结构中的数字部分,具有数控频率合成的功能。
DDS系统的核心是相位累加器,完成相位累加过程。在基准时钟的控制下,频率控制字由累加器累加,以得到相应的相位数据,相位调制器接收相位累加器的相位输出,主要用于信号的相位调制,其输出的数据作为取样地址来寻址正弦ROM查找表,完成相位-幅度变换,输出不同的幅度编码;再经过D/A转换器得到相应的阶梯波;最后经低通滤波器对阶梯进行平滑处理,即可得到由频率控制字决定的连续变换输出的正弦波。
2 基于DSP Builder和DDS设计
2.1 DSP Builder简介
DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级工具,他作为Matlab的一个Simulink工具箱,使得用FPGA设计DSP系统完全通过Simulink的图形化界面进行建模、系统级仿真,设计模型可直接向VHDL硬件描述语言转换,并自动调用QuartusⅡ等EDA设计软件,完成综合、网表生成以及器件适配乃至FPGA的配置下载,使得系统描述与硬件实现有机的融合为一体,充分体现了现代电子技术自动化开发的特点与优势。
2.2 DSP Builder设计原理及参数设置
基于DSP Builder的DDS系统如图2和图3所示,DDS子系统Subsystem有3个输入,分别为Freqword(32位频率控制字)、Phaseword(32位相位控制字)、Amp(10位幅度控制字);一个输出,即10位DDSOut输出。2个Parallel Adder Subtractor分别为相位累加器和相位调制器,LUT为正弦ROM查找表。设置Simulink的仿真停止时间stop time为5,仿真步进Fixed Step Size为le-3。图(4)对应频率、相位和幅度控制字分别为4000000,0和10(参数1)时DDS系统的输出波形,图5对应频率、相位和幅度控制字分别为9000000,500000000和15(参数2)时DDS系统的输出波形。
3 基于FPGA的DDS设计
3.1 DDS的FPGA实现
Matlab/Simulink对已经设计好的DDS系统进行编译,通过调用DSP Builder的SignalCompiler工具可直接生成QuartusⅡ 工程文件,再调用QuartusⅡ完成综合,网表生成和适配,直至完成FPGA的配置下载过程。
本设计方案采用的FPGA芯片是Altera公司的Cyclone系列芯片EP1C6Q240C8,,其容量6000个逻辑宏单元,等效于标准15万逻辑门电路,速度为-8,完成可通过单片芯片电路实现DDS,相位累加和相位调制器均为32位,正弦ROM查找表存储1024×10b波形数据,系统时钟为55.6MHz,利用FPGA可以根据需要方便地实现各种比较复杂的调频,调相和调幅功能,具有浪费的实时性。
3.2 仿真结果
使用QuartusⅡ对DSP builder生成的工程文件进行仿真,针对不同参数设置的DDS系统,其仿真波形图如图6和图7所示。
图中,clock为系统时钟,sclrp为高电平复位信号,iFreqwords,iPhasewords和iAmps分别为输入频率、相位和幅度控制字,oDDSOut为输出信号。当复位信号sclrp到来后,向相位累加器赋0,并向相位调制器赋一个初始相位值,在时钟信号的控制下,频率控制字控制相位累加器累加,相位调制器进行相位调制,其输出数据作为取样地址寻址ROM查找表,便可以在oDDSOut管脚上输出连续的正弦波信号。在不同的参数设置下,QuartusⅡ中的仿真结果与Matlab/Simulink中的仿真结果在相位,频率和幅度上基本一致。利用FPGA能输出较高质量的信号,虽然内部数字信号有一定的抖动,但通过采用抖动注入技术、延时叠加法等[3]方法,通常也能将误差保持在允许范围之内。
4 结论
利用可编程逻辑芯片设计DDS的方法通常是采用VHDL语言输入和原理图法相结合来设计整个信号发生电路,这种方法通常需要调用很多模块,综合性较强,对设计者要求较高。本文利用QuartusⅡ和Matlab/Simulink之间的接口工具DSP Builder来设计整个DDS系统,DSP Builder具备一个友好的开发环境,并且和QuartusⅡ交互性强,易于使用。设计者只需简单了解VHDL描述语言,就可以直接调用已经建立好的Matlab和Simulink设计流程,通过Simulink的图形化界面进行建模、系统级仿真,并子对调用QuartusⅡ进行综合,网表生成和适配,最后完成向FPGA的配置下载过程。整个设计思路灵活,图形界面简单直观,开发周期短。仿真结果表明,该设计方案原理正确,行之有效。用FPGA实现DDS较专用DDS芯片更为灵活,只要改变FPGA中ROM内的数据和控制参数,DDS就可以产生任意调制波形,且分辨率高,具有相当大的灵活性。将DDS设计嵌入到FPGA芯片所构成的系统中,其系统成本并不会增加多少,而购买专用芯片的价格则是前者的很多倍。所以采用FPGA设计DDS系统具有很高的性价比。
收藏
分享
评分
记录学习中的点点滴滴,让每一天过的更加有意义!
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议