xiepeng001 当前离线
注册会员
请问Cadence 里的原理图怎么用XILINX 做FPGA验证,是要先把原理图转换成VHDL或者Verilog文件吗,还是其他方法.请各位赐教,谢谢
订阅 TOP