FPGA芯片最小系统电路设计攻略 —电路图天天读（103） 系统升级, 工作原理, 电路图, 稳定性, 电路板

我是MT

　FPGA是英文Field Programmable Gate Array 的缩写，即现场可编程门阵列。FPGA利用它的现场可编程特性，将原来的电路板级产品集成为芯片级产品，缩小体积，缩短系统研制周期，方便系统升级，具有容量大、逻辑功能强，提高系统的稳定性的同时兼有高速、高可靠性。可以在数字系统设计中完全由用户通过软件进行配置和编程，从而完成某种特定的功能。要研究的是Altera 公司推出的一款FLEX10K 系列芯片，通过学习该芯片的工作原理和使用特性，设计一个基于FLEX10K 芯片的最小系统，通过对该最小系统的设计让大家能够更好的了解FPGA，并对其产生浓厚的兴趣，为更多想要了解学习FPGA 的人们做个很好的开头。
　　复位和晶振电路原理图设计
　　一个芯片，尤其是可编程芯片，通常在上电的瞬间需要一个短暂的时间进行内部参数的初始化，这个时候芯片无法立即进入工作状态。通常称上电初始化这些工作为复位，完成这个功能的电路称之为复位电路。本FPGA 芯片使用的是低电平复位，支持上电复位和手动复位，RESET 按下之后产生低电平。

　　图4-2 复位电路原理图设计

　　晶振是为电路提供频率基准的元器件，通常分成有源晶振和无源晶振两个大类，无源晶振需要芯片内部有振荡器，并且晶振的信号电压根据起振电路而定，允许不同的电压，但无源晶振通常信号质量和精度较差，需要精确匹配外围电路（电感、电容、电阻等），如需更换晶振时要同时更换外围的电路。有源晶振不需要芯片的内部振荡器，可以提供高精度的频率基准，信号质量也较无源晶振要好。本FPGA 芯片采用50MHZ 的有源贴片晶振作为芯片工作的时钟输入（图4-3）。

　　图4-3 晶振电路原理图设计

　　蜂鸣器电路原理图设计
　　电路很简单，需要说明的是开发板上使用的是高品质的蜂鸣器，需要脉冲控制其发声。电路图中的晶体管当作开关来使用，当I/O 提供的驱动能力不够的时候，晶体管能增强驱动能力。低电平有效（图4-4）。

　　图4-4 蜂鸣器电路原理图设计

　　开关电路原理图设计
　　最小系统板上使用的四腿按键实际上是分两组，每组中的两个是相通的，而两组直接是通过上面的按钮来控制通断状态的。简单理解成开关就可以了，按下去两端就形成短路，松开手就形成开路。短路相当于输入0，开路为1。另外需要说明的是，由于按键属于机械开关，按动过程不可避免存在抖动的现象，所以用户按下按键的时间可以稍微长一点（图4-5）。

　　图4-5 按键开关电路原理图设计

　　拨码开关就是相当与一个开关量，拨到ON 就表示接通，OFF 就是断开，在数字电路中对 0、1，通常用于二进制输入。本课题最小系统板使用八位拨码开关作为一个字节的输入，拨到ON 时相当于输入“1”，默认输入“0”（图4-6）。

　　图4-6 八位拨码开关电路原理图设计

　　JTAG 模式配置电路原理图设计
　　最小系统采用的FPGA 是Altera 公司的FLEX10K10 芯片，所以配置的PROM 选用的型号为EPC2LC20N(＄33.5000)，是20 脚的PLCC 封装，上拉电阻R4 是1K，其余的上拉电阻均是5K，TDI、TCK、TMS 和TDO 分别于JTAG 标准接口相连，完成配置电路的设计（图4-13）。

　　图4-13 JTAG 模式配置电路原理图设计

　　D 型并口下载线电路原理图设计
　　此下载线是由一个D 型25 针的并口与计算机相连接，10 针的一端与电路板相连接，数据的下载通过计算机直接配置，此下载线可以支持2.5V、3.3V 及5.0V 电压的下载模式，是一种可以通用型的下载线（图4-15）。

　　图4-15 D 型并口下载线电路原理图设计

　　最小系统电路设计的总体电路原理图
　　使用Altium 软件设计的电路原理图，FPGA 最小系统板包括时钟电路、复位电路、电源电路、JATG 电路、PROM 配置电路、显示模块电路、开关电路以及各种接口电路（图4-16）。

　　图4-16 最小系统电路设计的总体电路原理图

电子发烧友网技术编辑点评分析：
　　在当前国内外信息技术高速发展的今天，电子系统数字化已成为有目共睹的趋势。从传统的应用中小规模芯片构成电路系统到广泛地应用单片机，直至FPGA 在系统设计中的应用。电子设计技术已迈人了一个全新的阶段。FPGA 利用它的现场可编程特性，将原来的电路板级产品集成为芯片级产品，缩小体积，缩短系统研制周期，方便系统升级，具有容量大、逻辑功能强，提高系统的稳定性，而且兼有高速、高可靠性。越来越多的电子设计人员使用芯片进行电子系统的设计，通过基于FPGA 最小系统开发设计，说明了FAPG 芯片研究的动机和研究意义。