在最高的线路速率下实现串行协议
Virtex™-5 FPGA 系统连接功能技术为在芯片、电路板和系统之间建立高速、高带宽连接提供了性能最高的解决方案。
用于千兆位级串行收发器设计的 RocketIO™ GTX 收发器和用于并行 I/O 的公认的 SelectIO™ 技术实现了新兴串行标准与现有并行标准之间的灵活连接。
完整的连接功能解决方案套件能够帮您迅速采用领先的串行协议。套件包含:
简化了这些设计
简介- 速度范围为 500 Mbps - 6.5 Gbps 的高性能 SERDES 支持全部常规协议
- 交叉平台引脚兼容性简化了从 GTP 收发器进行设计升级,从而实现了更高的线路速率
- 可以在单个 FPGA 内实现多种协议(标准和定制)
- 先进的4-抽头判定反馈均衡(DFE),结合接收器内的线性均衡,可以解决高线路速率下的信号完整性挑战
- 发射器预加重可以改善信号完整性
- 集成式“变速箱”可以实现灵活编码:
8b/10b、64b/66b 和 64b/67b - 与集成式 PCI Express® 端点和三态以太网 MAC 模块一起无缝运行
- 低功耗:6.5 Gbps 下,低于 200 mW
- 内置式 PRBS 发生器/检验器可以加速调试
深入探讨高性能串行连接功能6.5 Gbps 下,新的 RocketIO GTX 收发器设计消耗的功率低于 200 mW。易于设计RocketIO GTX 收发器向导简化了配置,节省了时间,并且其菜单驱动配置实现了不同的协议接口。工具利用定制功能为串行接口的快速集成和验证生成了一个封装、一个示例设计和一个测试平台。Tx 和 Rx 均衡的广泛设置使你能在最难对付的通道上调节收发器,以便实现可靠的操作。内置式 PRBS 发生器和检验器简化了特性说明和调试。您可以在正确的设置上快速归零,从而实现最大的设计余量。这些特性对行业标准文本设备和具有低成本、简便易用的诊断性能的 Xilinx IBERT 工具起作用。
特定设计特性背板设计 | 特点 | 优点 | 多速率支持 | 500 Mbps - 6.5 Gbps | 可编程终端 | 降低了信号反射
简化了板级设计 | 可编程电压范围 | 减小了功耗 | 发射预加重 | 改善了信号完整性 | 集成式 AC 耦合 | 能与其它器件直接接口
减少了元件数目 | DFE 和线性接收均衡 | 改善了信号完整性
升级了早期背板 |
线卡设计 | 特点 | 优点 | 多速率支持 | 500 Mbps - 6.5 Gbps | FPGA 架构 | 实现处理元件(MAC/成帧器)的集成
实现了定制 | 可编程物理编码子层(PCS) | 能在单个线卡中支持多个协议 |
开关系统设计 | 特点 | 优点 | 多速率支持 | 500 Mbps - 6.5 Gbps | RocketIO 千兆位级收发器多达 24 个 | 实现了多个端口数密度点 | 发射预加重 | 改善了信号完整性 | 接收均衡 | 改善了信号完整性
使得您能够升级早期背板 |
服务器和存储器系统设计 | 特点 | 优点 | 多速率支持 | 500 Mbps - 6.5 Gbps
在单个线卡内实现了对多个通信速度的支持 | 动态重配置端口 | 能够对 PMA 和 PCS 设置进行快速升级 | 电空闲(带外信号) | 实现改变状态的链接
PCI Express 1.1 兼容 |
|