使用Quartus II开发软件
现今每个工程人员都把精力放在效能上面,即用最少的资源做最多的事情。Altera公司的PLD(可编程逻辑)开发软件平台工具Quartus II 能帮助工程人员提高效能,它是如何实现的呢?概括起来说就是 Quartus II的T.I.P.S.方法。T代表Timequest,新一代ASIC功能时序分析器,支持业界标准的Synopsys设计约束(SDC)时序分析方法。
I代表Incremental Compilation—增量编译器,支持自下而上的设计流程,可以分别建立和优化设计模块。
P 代表PowerPlay—功耗分析和优化技术,能够对功耗进行自动优化,从设计概念形成到实施阶段,帮助用户提高功耗管理的效率。
S 代表SOPC Builder—可编程片上系统生成器,它避免了繁杂而又容易出错的系统集成任务,帮助用户迅速建立系统。
TimeQuest时序分析器
新的、使用方便的TimeQuest时序分析器提供完整的GUI用户界面,建立约束和时序报告,并提供ASIC功能特性,自然地支持Synopsys设计约束(SDC)格式,以及全脚本功能。TimeQuest时序分析器是 65nm 器件和未来工艺技术的默认时序分析器。 Altera 的 Quartus II 软件针对 65nm 和以前的设计继续提供标准时序分析器。
Altera建议在180nm、90nm和65nm工艺节点上都使用 TimeQuest 时序分析器。此外,还建议所有移植到65nm器件上的设计都使用TimeQuest时序分析器。
从基本的时序分析要求到高级时序分析要求,与标准时序分析器相比,TimeQuest时序分析器有明显的优势。
基本时序分析要求—TimeQuest提供使用方便的GUI,建立约束,查看时序报告。它提供和标准时序分析器相同的流程 ( 包括默认的时钟约束和 fMAX 报告 ) ,而不必再学习SDC或者其他的约束格式。
中间时序分析要求—TimeQuest能够自然地支持 SDC 格式。 TimeQuest简化了 SDC 的学习过程,提供按需的交互式报告功能。 与 标准时序分析器相比, 它能够建立更精确的时序行为模型 ( 例如,上升 / 下降时序模型 ) 。
高级时序要求— TimeQuest提供全脚本功能,建立约束,生成报告,管理时序分析流程。 TimeQuest支持高级报告,并且能够建立定制报告。 它对SDC的自然支持还能够轻松实现 ASIC 原型开发,或者移植为硬拷贝的结构化 ASIC 。
Incremental Compilation增量式编译器
Quartus II 软件首次实现了 FPGA 业界的渐进式编译功能,支持自上而下和自下而上基于团队的设计,缩短了设计迭代的编译时间,同时保持性能不变,使 Quartus II 软件成为高密度 FPGA 设计中效率最高的软件。使用 Quartus II 软件可以迅速完成高密度 FPGA 设计。
Quartus II 渐进式设计在功能上的改进包括了基于团队的工程管理流程,大大提高了团队设计的效率。在新的工程管理器界面中,用户可以生成所有的自下而上的设计分区工程,让每个工程师独立地进行开发和优化,然后将结果集成到整个设计中。在系统集成阶段,系统规划人员还可以对准备好的优化设计模块逐步进行集成,同时保持设计模块的性能不变。
通过缩短编译时间,用户可以由原来的每天只能迭代一到两次提高到现在的四到十次,极大地提高了设计效能。
渐进式编译功能使设计人员能够为综合和适配 / 逻辑布局确定物理和逻辑分区,如图1 所示。
Quartus II 软件在处理设计时,保留用户指定的分区,能够优化特定分区而不变动其他分区。高级优化技术会导致编译时间增加,而渐进式编译功能则降低了这种影响,提高时序逼近性能,在特定设计分区上使用物理综合等高级优化技术,保持其他分区不变。
例如,如果顶部分区和 F 分区已经达到性能要求,那么用户可以只修改 B 分区或者打开物理综合功能,重新编译设计来进一步优化设计的总体性能。
用户可以方便地在 Quartus II 软件工程导航器层次视图中分配分区。 完成设计分区后,设计人员通过为每个分区设置一个网表类型属性,实现对设计处理过程的高级控制。
PowerPlay功率分析和优化技术
引入Quartus II 的PowerPlay功率分析和优化技术后,Altera在软件技术上领先的传统得到了进一步的巩固。PowerPlay技术可以使用户对动态和静态功耗进行精确地分析和优化。
PowerPlay使用户能够在早期设计概念到设计实施阶段过程中对功耗进行估算,如图2所示。