首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Virtex-II系列应用指南

Virtex-II系列应用指南

本应用指南阐述了如何设计面向[url=link:Virtex|2]Virtex[/url]芯片的功率分配系统。涵盖了功率分配系统和旁路电容或去耦电容的基本原理。文中介绍了设计和验证功率分配系统的具体步骤和过程。最后一个部分讨论了产生电源噪声的其他原因,并提出了解决方案。
        [url=link:FPGA |3]FPGA[/url]设计人员在设计功率分配系统([url=linkDS|0]PDS[/url])时,面临着一个独特的任务。大多数其他大型、高密度IC(如大型微处理器)对旁路电容都有非常明确的要求。由于这些器件仅为执行其存储的特定任务而设计,所以其电源需求是固定的,仅在一定范围内有所波动。但[url=link:FPGA|3]FPGA[/url] 不具备这种属性。FPGA 可以不确定的频率、跨越多个时钟域,运行几乎无限多的应用,因此,预测其瞬态电流需求是一个非常复杂的过程。 由于无法确知一个新的FPGA设计的瞬态电流的变化情况,在设计第一个FPGA PDS时,唯一的选择就是采用保守的最坏情况设计法。 数字器件中的瞬态电流需求是产生接地反弹的原因,也是高速数字设计的死对头。在低噪声或高功率情况下,电源去耦网络必须根据这些瞬态电流需求准确地度身定制,否则,接地反弹和电源噪声将超出FPGA的限值。每种FPGA设计产生的瞬态电流不尽相同。本应用指南介绍了一种全面的设计方法,适用于满足特定[url=link:FPGA|3]FPGA[/url]设计的个别需要的旁路网络。 这个过程的第一步就是检查FPGA的利用率,大致了解其瞬态电流要求。 接下来,保守地设计一个满足这些要求的去耦网络。第三步,通过模拟和修正电容数量和额定值,精细调整这个去耦网络。第四步,完成全部设计;第五步,测量设计。测量包括利用示波器和频谱分析仪检测电源噪声。取决于测得结果,可能有必要再次重复元件选择
和模拟步骤,以优化这个针对特定应用的PDS。第六步是可选步骤,适用于要求完美的PDS的情况……

点击此处下载全文
记录学习中的点点滴滴,让每一天过的更加有意义!
返回列表