基于FPGA的实时视频信号处理平台的设计（3） 分辨率, 接口

yuyang911220

水平：f0=g0
          f1=2／7 g0+5／7 g1
          f2=4／7 g1+3／7 g2
          f3=6／7 g2+1／7 g3
          f4=1／7 g2+6／7 g3
          f5=3／7 g3=4／7 g4
          f6=6／7 g4+1／7 g5
    垂直：f0=g0
          f1=1／4 g0+3／4 g1
          f2=2／4 g1+2／4 g2
          f3=3／4 g2+1／4 g3
    其中g表示原始输入的像素数据，f表示放大处理后输出的新像素数据。分辨率提高后的数据再写入下一级缓存FIFO，然后依次读入VGA控制模块，在像素时钟的同步下输出给DA进而通过VGA接口显示在屏幕上。VGA显示控制模块设计如图7所示。

2．4 视频输出效果图
    图8所示为本系统采集处理后分辨率为1 024x768的视频图像截图。可以看出经FPGA处理后的图像比较清晰，可以满足一般的使用需求。

3 结论
    本项目设计的基于FPGA的实时视频信号处理平台实现了输入图像的格式转换、彩色空间转换、帧率提高和像素放大等功能，整个数据流处理过程均在100 MHz的同步时钟下完成，达到了视频采集显示的实时性，且脱离了原始PC机的束缚，实现了系统的小型化，便于推广和应用。但是本设计也存在一些可以优化的方面，例如可以将图像输出分辨率设置成多种模式，通过外部按键根据用户使用需求来控制分辨率的大小，还可以将视频输入端改成多通道输入，对不同区域的视频信息进行切换显示或同时显示。