基于FPGA的LCD1602动态显示---Verilog实现（2） 动态

yuyang911220

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
/***********************************************************************
************************* name：LCD1602_Driver *************************
************************* author：made by zzuxzt **************************
************************* time：2014.5.18 ********************************
***********************************************************************/
module lcd1602_driver(input clk,      //50M
                     input rst_n,
                     output lcd_p,    //Backlight Source +
                     output lcd_n,    //Backlight Source -
                     output reg lcd_rs,    //0:write order; 1:write data   
                     output lcd_rw,        //0:write data;  1:read data
                     output reg lcd_en,    //negedge
                     output reg [7:0] lcd_data);
                     
//--------------------lcd1602 order----------------------------
parameter    Mode_Set    =  8'h31,
             Cursor_Set  =  8'h0c,
             Address_Set =  8'h06,
             Clear_Set   =  8'h01;

/****************************LCD1602 Display Data****************************/
wire [7:0] data0,data1; //counter data
wire [7:0] addr;   //write address
//---------------------------------1s counter-----------------------------------
reg [31:0] cnt1;
reg [7:0] data_r0,data_r1;
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
            cnt1 <= 1'b0;
            data_r0 <= 1'b0;
            data_r1 <= 1'b0;
        end
    else if(cnt1==32'd50000000)
        begin
            if(data_r0==8'd9)
                begin
                    data_r0 <= 1'b0;
                    if(data_r1==8'd9)
                        data_r1 <= 1'b0;
                    else
                        data_r1 <= data_r1 + 1'b1;
                end
            else
                data_r0 <= data_r0 + 1'b1;
            cnt1 <= 1'b0;
        end
    else
        cnt1 <= cnt1 + 1'b1;
end

assign data0 = 8'h30 + data_r0 ;     
assign data1 = 8'h30 + data_r1 ;

//-------------------address------------------
assign addr = 8'h80;

/****************************LCD1602 Driver****************************/            
//-----------------------lcd1602 clk_en---------------------
reg [31:0] cnt;
reg lcd_clk_en;
always @(posedge clk or negedge rst_n)      
begin
    if(!rst_n)
        begin
            cnt <= 1'b0;
            lcd_clk_en <= 1'b0;
        end
    else if(cnt == 32'h24999)   //500us
        begin
            lcd_clk_en <= 1'b1;
            cnt <= 1'b0;
        end
    else
        begin
            cnt <= cnt + 1'b1;
            lcd_clk_en <= 1'b0;
        end
end

//-----------------------lcd1602 display state-------------------------------------------
reg [4:0] state;
always@(posedge clk or negedge rst_n)
begin
    if(!rst_n)
        begin
            state <= 1'b0;
            lcd_rs <= 1'b0;
            lcd_en <= 1'b0;
            lcd_data <= 1'b0;   
        end
    else if(lcd_clk_en)     
        begin
            case(state)
                //-------------------init_state---------------------
                5'd0: begin               
                        lcd_rs <= 1'b0;
                        lcd_en <= 1'b1;
                        lcd_data <= Mode_Set;   
                        state <= state + 1'd1;
                        end
                5'd1: begin
                        lcd_en <= 1'b0;
                        state <= state + 1'd1;
                        end
                5'd2: begin
                        lcd_rs <= 1'b0;
                        lcd_en <= 1'b1;
                        lcd_data <= Cursor_Set;
                        state <= state + 1'd1;
                        end
                5'd3: begin
                        lcd_en <= 1'b0;
                        state <= state + 1'd1;
                        end
                5'd4: begin
                        lcd_rs <= 1'b0;
                        lcd_en <= 1'b1;
                        lcd_data <= Address_Set;
                        state <= state + 1'd1;
                        end
                5'd5: begin
                        lcd_en <= 1'b0;
                        state <= state + 1'd1;
                        end
                5'd6: begin
                        lcd_rs <= 1'b0;
                        lcd_en <= 1'b1;
                        lcd_data <= Clear_Set;
                        state <= state + 1'd1;
                        end
                5'd7: begin
                        lcd_en <= 1'b0;
                        state <= state + 1'd1;
                        end