zhanghongxg 当前离线
注册会员
我是初学vhdl在练习例化例子时有一个错误,说是被例化元件的端口不存在,但是底成文件已经编译通过了,而且也可以在原理图文件中应用它,请问大虾们怎样解决这个问题。
订阅 TOP